풀업/풀다운 저항에 대한 FAQ: 1부

비교적 간단한 회로 배열에도 성능에 영향을 미치는 미묘한 차이가 있습니다.

명확하고 깨끗한 이론적인 이진 세계에서 신호는 일반적으로 1과 0(1과 0)이라고 하는 두 가지 모호하지 않은 상태로만 존재합니다. 그러나 엔지니어링 학생, 취미인 및 디지털 전문 전문가가 회로 및 시스템의 실제 세계에 들어가면 이진 회로에는 XNUMX, XNUMX 및 정의되지 않음(또는 불확정)의 세 가지 상태가 있음을 알게 됩니다.

마지막 상태는 바람직하지 않으며 회로 및 시스템 오작동, 불규칙한 작동, 심지어 하드 폴트까지 이어질 수 있으므로 거의 모든 설계에서 피해야 합니다. 다행히도 이는 달성하기가 상당히 쉽습니다. 기술적으로 "바이너리"는 "디지털"의 특정 사례이자 하위 집합이지만 두 용어는 종종 서로 바꿔 사용됩니다.

이 FAQ에서는 풀업 및 풀다운 저항의 역할을 살펴보고, 이진(디지털) 회로 지점이 모호하지 않은 1 또는 0 레벨에 있고 간헐적 상태가 발생할 수 없도록 합니다. 이러한 저항은 스위치 또는 기타 구성 요소를 마이크로컨트롤러 입출력(I/O) 핀 또는 기타 디지털 게이트와 인터페이싱할 때 자주 사용됩니다. 많은 마이크로컨트롤러가 이를 포함하지만, 다른 마이크로컨트롤러는 이를 포함하지 않으므로 인터페이스 유연성이 허용됩니다.

질문: 디지털 회로 논리 레벨의 실제는 무엇입니까?
A: 디지털 논리 회로는 실제로 세 가지 논리 상태를 갖습니다. 높음, 낮음, "플로팅"(또는 고임피던스)입니다. 후자는 불확정적입니다. 미터로 프로브하면 높음 또는 낮음으로 나타나거나 무작위로 번갈아 나타날 수 있지만, 이는 오해의 소지가 있으며 유효한 논리 수준 판독이 아닙니다.

질문: 이것은 회로 입력뿐만 아니라 출력에도 문제가 됩니까?
A: 네, 플로팅 인풋이나 아웃풋을 가질 수 있습니다. 동일한 근본 원인을 가지고 있음에도 불구하고 서로 다른 "외관"과 영향을 가질 수 있습니다.

질문: 실제 회로의 논리 레벨을 살펴볼 때 염두에 두어야 할 기본 원칙이 있나요?
A: 네, 두 가지가 있습니다. 1) 전류는 흐르기 위해 경로가 필요하고, 2) 전압은 두 개의 알려진 지점 사이에서 정의될 때만 의미가 있습니다. 물론 전압과 전류는 공존하고 상호 작용하며, 다른 하나를 이해하려면 하나의 동작을 이해해야 합니다.

질문: 회로 내의 플로팅 신호에 대한 우려는 입력 및 출력 지점 모두와 관련이 있습니까?
A: 예. 입력은 바이폴라 트랜지스터의 베이스 또는 CMOS 트랜지스터의 게이트입니다.그림 1), 출력 구동 베이스 또는 게이트가 다른 IC에서 온 경우 또는 이산적인 기계적 스위치일 수 있습니다. 입력 및 출력 사례에서 우려 사항은 매우 유사합니다.

풀업 저항과 풀다운 저항

Q: 풀업 저항이란 무엇인가? 풀다운 저항이란 무엇인가?
A: 풀업 저항은 입력 신호가 없을 때 회로 지점이 높은 논리 수준으로 "풀업"되도록 하는 데 사용되는 저항입니다. 풀다운 저항은 회로 지점이 너무 낮아지도록 합니다(거의 항상 "접지" 또는 공통). 이러한 저항은 디지털 게이트의 입력을 올바르게 바이어스하여 무작위로 플로팅되는 것을 막는 데 사용됩니다. 또한 디지털 게이트의 출력에도 사용됩니다.

질문: 이것이 "실제로" 어떻게 되는지 볼 수 있나요?
A: 논리 게이트의 입력에 연결된 간단한 켜기/끄기 푸시버튼 스위치를 생각해 보세요(실제 세계의 게이트는 바이폴라 또는 CMOS 트랜지스터로 만들어졌으며 추상적인 개념이 아닙니다). 전기적으로 스위치는 단락 또는 개방 회로처럼 보입니다. 충분히 간단합니다.

풀업 저항이 없는 경우 (그림 2), 논리 게이트 입력은 스위치가 열려 있을 때 1이나 0이 아닌 플로팅 상태입니다. 스위치가 닫히면 입력은 접지에 단단히 연결되어 논리 0이 됩니다.

동일한 입력을 고려하지만 풀업 저항이 있는 경우그림 3).

스위치가 열리면 게이트 입력 전압은 입력 전압 레벨(회로 설계 및 설계자에 따라 Vin, VCC, VDD 또는 공급 레일로 지정됨)까지 끌어올려지고 논리 1이 됩니다. 스위치가 닫히면 게이트의 입력 전압은 접지로 직접 이동합니다.

간단히 말해서, 기본 임피던스 상태가 낮고 신호를 '높음'으로 끌어올리려면 풀업 저항을 사용해야 합니다.

질문: 이 모든 것은 "하드" 접점 폐쇄 온/오프 스위치에 대해서는 의미가 있지만, 다른 디지털 논리 게이트의 출력에 의해 구동되는 입력에는 어떻게 적용됩니까?
A: 회로도를 그려서 회로를 모델링하면 매우 비슷한 상황입니다. 구동 출력이 낮을 때 접지에 대한 임피던스가 낮아 거의 단락 회로이지만 그렇지는 않습니다. 출력이 높을 때 고임피던스 경로가 있고 전류 흐름이 거의 없어 거의 개방 회로처럼 보입니다.

질문: 입력에 풀다운 저항을 사용하는 것은 어떻습니까?
A: 이것은 보완적인 원리를 제외하고는 동일한 원리입니다.그림 4). 스위치가 열리면 게이트 입력 전압이 접지 레벨로 끌어내려집니다. 스위치가 닫히면 게이트의 입력 전압이 Vin으로 이동합니다. 저항 없이 전압 레벨은 두 전압 사이에서 사실상 플로팅됩니다. 풀다운 저항은 입력 전압을 접지로 끌어내려 입력에서 정의되지 않은 상태를 방지하면서 논리 신호를 0볼트(XNUMXV)에 가깝게 유지합니다.

질문: 풀업 및 풀다운 저항 배열을 간단히 비교하고 대조해 주시겠습니까?
A: 그림 5 는 상대적인 속성에 대한 간략한 개요입니다.

질문: 게이트 또는 기본 트랜지스터의 출력 측에서 풀업과 풀다운은 어떨까요?
A: 비슷한 문제입니다. 출력 컬렉터 또는 드레인이 "아무것도"에 연결되지 않으면 플로팅되어 전류 경로가 없으므로 0 또는 1의 진정한 논리를 얻을 수 없습니다. 이러한 이유로 대부분의 논리 게이트에는 풀업 또는 풀다운 출력 저항이 내장되어 있습니다.

질문: 왜 가끔 "오픈 컬렉터" 또는 "오픈 드레인" 출력이 있는 게이트를 보나요?
A: 이것은 트랜지스터의 출력이 외부의 "실제 세계" 부하를 구동하도록 할 때 필요합니다. 오픈 컬렉터 출력은 트랜지스터의 컬렉터(여기서는 NPN 장치)에 연결된 출력을 말합니다.그림 6). NPN 트랜지스터는 전류를 접지(더 정확하게는 회로 공통이라고 함)로 흐르게 합니다.

오픈 컬렉터나 드레인을 사용하면 부하가 풀업 저항으로 기능하도록 할 수 있습니다. 부하는 이산 저항, 릴레이, 모터, 램프, LED 또는 기타 구성 요소가 될 수 있습니다.

다음 섹션에서는 전류 소싱과 싱킹, 그리고 저항 크기에 대해 설명합니다.

관련 EE World 콘텐츠

오픈 드레인이란?
FAQ: 풀업 저항을 사용하여 마이크로컨트롤러에 스위치를 연결하는 방법
150V 고속 하이사이드 보호 N채널 MOSFET 드라이버는 100% 듀티 사이클을 제공합니다.
올바른 인코더를 선택하시겠습니까? 오픈 컬렉터, 푸시풀 또는 차동 출력?
NPN 및 PNP 트랜지스터와 FET를 사용하는 경우
내가 여전히 전기 기계식 릴레이를 좋아하는 이유 – 그리고 여러분도 그래야 할 이유 (아마도)

외부 참조

Sparkfun, “풀업 저항기”
회로 기본, "풀업 및 풀다운 저항"
위키피디아, "풀업 저항기"
EE Power, “풀업 및 풀다운 저항기”
Utmel Electronic, "풀업 및 풀다운 저항의 차이점은 무엇입니까?"
전자 튜토리얼, "풀업 저항기"
Robu.in, "풀업 및 풀다운 저항은 무엇입니까?"