„Die RISC-V-Prozessoren von Bluespec lassen sich jetzt in die 2D-Netzwerk-on-Chip-Architektur von Achronix integrieren, was die Integration vereinfacht und es Ingenieuren ermöglicht, ihren Designs skalierbare Verarbeitung hinzuzufügen“, so Achronix. „Das Netzwerk ermöglicht das Hinzufügen mehrerer Instanzen des RISC-V-Kerns und deren Verlagerung in verschiedene Bereiche der FPGA-Struktur unter Beibehaltung der Leistung.“
Entwickler, so hieß es weiter, können daher C/C++-Anwendungen auf Bare-Metal oder Betriebssysteme auf Hardware-Subsystemen ausführen, wobei ein bis acht 64-Bit-Prozessoren individuell mit Gleitkomma-Anweisungen, benutzerdefinierten Anweisungen und Hardware-Beschleunigern konfiguriert werden.
Es stehen zwei ganzzahlige RISC-V-Architekturen zur Verfügung: RV32I oder RV64I, mit Pipelines bis zu fünf Stufen. Dazu können Erweiterungen für Multiplikation, atomare Operationen, komprimierten Code, Gleitkomma mit einfacher Genauigkeit oder Gleitkomma mit doppelter Genauigkeit hinzugefügt werden. Zu den Modi gehören die Berechtigungsstufen Benutzer, Supervisor und Maschine.
Die maximale Betriebsfrequenz beträgt 225 MHz, und Bluespec gibt einen Wert von 1.72 Coremark/MHz an.
„Die hohe Bandbreite, die das Network-on-Chip bietet, ermöglicht es den RISC-V-Kernen, schnell auf große Datensätze über Speicherschnittstellen oder externe I/O zuzugreifen, was für datenintensive Anwendungen wie maschinelle Lerninferenz, Hochgeschwindigkeitspaketverarbeitung usw. von entscheidender Bedeutung ist. und Echtzeitanalysen“, sagte Bluespec.
Finden Sie die RISC-V-Kerne auf dieser Webseite