Arm과 Cadence의 협업으로 차세대 모바일 디자인의 테이프 아웃이 가능합니다.

Cadence Design Systems는 Arm과의 협력을 통해 고객이 차세대 Arm 모바일 디자인을 성공적으로 테이프 아웃 할 수 있다고 발표했습니다.

Cadence에 따르면 고객은 Arm Cortex-X2, Cortex-A710 및 Cortex-A510 CPU, Mali-G710 GPU 및 DynamIQ 공유 장치를 포함하는 차세대 Arm 모바일 솔루션 용 도구를 사용하여 모바일 SoC를 성공적으로 녹화했습니다. -110.

협업의 일환으로 Cadence는 Armv5 아키텍처에서 새로운 Arm 모바일 솔루션 채택을 촉진하기 위해 7nm 및 9nm 공정 기술에서 디지털 및 검증 전체 흐름을 미세 조정했습니다. 또한 Cadence는 고객이 최적의 전력, 성능 및 면적 (PPA)을 달성하고 테이프 아웃 시간을 단축 할 수 있도록 5nm 및 7nm RTL-to-GDS 디지털 흐름 RAK (Rapid Adoption Kit)를 제공했습니다.

Cadence는 SoC 개발을 위해 고도로 조정 된 디지털 흐름과 이에 상응하는 5nm 및 7nm RAK를 제공 할 수있었습니다. 완전한 통합 RTL-to-GDS RAK에는 Cadence Modus DFT 소프트웨어 솔루션, Genus Synthesis 솔루션, Innovus 구현 시스템, Quantus 추출 솔루션, Tempus Timing Signoff 솔루션 및 ECO 옵션, Voltus IC 전력 무결성 솔루션, Conformal Equivalence Checking 및 Conformal Low가 포함됩니다. 힘.

디지털 풀 플로우는 Arm 모바일 솔루션 채택자에게 생산성을 향상시킬 수 있는 여러 기능을 제공합니다. 예를 들어, Cadence iSpatial technology 사용자가 더 빠르게 설계를 완료할 수 있도록 통합되고 예측 가능한 구현 흐름을 제공합니다. 또한 혁신적인 계층적 기술을 통합하여 대형 고성능 CPU에서 최적의 처리 시간을 제공합니다.

Cadence는 또한 최신 Arm AMBA 프로토콜을 지원하기 위해 System-Level Verification IP (시스템 VIP) 및 검증 전체 흐름을 최적화하여 Armv9 IP를 빠르고 안정적으로 채택하는 동시에 Arm 모바일 SoC의 통합 및 기능 사인 오프를 가속화했습니다.

Armv9 용 Cadence System VIP 확장에는 Arm 모바일 SoC 일관성, 성능 및 Arm SystemReady 준수를 효율적으로 검증하기위한 새로운 검사기, 검증 계획 및 트래픽 생성기가 포함됩니다.

"Cadence는 모바일 IP 개발을 위해 여러 세대의 CPU 및 GPU에 대해 Arm과 협력했으며 최근에 도입 된 Armv9 아키텍처에 대한 지원을 확대했습니다."라고 Digital &의 수석 부사장 겸 총괄 책임자 인 Chin-Chi Teng 박사는 말했습니다. 케이던스의 사인 오프 그룹. “Arm은 자사의 Cadence 디지털 및 검증 풀 플로우 혁신을 사용하여 모바일 IP를 개발하고 Arm의 새로운 CPU 및 CPU 출시를 통해 고객이 PPA 목표를 달성하여 테이프 아웃 시간을 단축하고 SystemReady 검증 및 조기 소프트웨어 시작.”