Andes embedded SoC portarentur 2bn in MMXX ledo "

Andibus hiemarat Technology, supplementum efficientiae altae, potentiae inferioris 32/64-bit coros processoris RISC-V, rettulit annuos naues 2 miliardorum SoCs continens CPU IPs eius in 2020 .

Figura illa annuum incrementum repraesentat triginta centesimae et cumulativae portationes iam 33 miliardis superant.

Applicationes SoCs in quibus Andes CPU IPs infixae includunt audio, Bluetooth, ludum, GPS, apparatus discendi, MCU, fusione sensoria, SSD moderatores, tactus velamentum et TDDI moderatores, fabrica reposita, agnitio vocis, ac phialas wireless.

"Plurae 2 miliarda navium in 2020 sunt Andes processus architecturae generationis tertiae (V3), sed series Andes' RISC-V IPS in 2017 deductae etiam regales conferre inceperunt," Frankwell Lin, CEO Andes Technologiae dixit.

Dum proportio regalium ex nostris RISC-V coros adhuc humilis est, incitato licentiae nostrae RISC-V nucleus, credimus fore ad dominandum nostra regalia crescunt, ac reditus nostri significantes multo velocius quam in pace fient. nostri V3 processibus. Item, Andes perstitit operam dare ut communitati RISC-V conferendo, primas partes in Tabula et technica gubernatione Committee de RISC-V Internationalis influere RISC-V technicam rationem, negotia militaria et ecosystem evolutionem".

"Iuxta novissimam praesagio 2021 ex Semico Research, CAGR pro coros RISC-V inter 2020 et 2025 115% attingere expectatur.

Secundum Charlie Su, Praeses et CTO Andes Technologiae, “Kalve commoda RISC-V sunt modularitas, extensio et firmitas. Auxiliantur varias applicationes clientium Andium pellunt, ab uno tantum nucleo usque ad 1,000 nuclei utentes in uno chip, incluso 5G, AI/machinae discendi, ADAS, AR/VR, impedimentum, nubem computandi, centrum datae, IOT; sentire, repono, securitatem, wireless et cetera.

"Sicut RISC-V processor principales IP provisor, Andes varias coros RISC-V CPU induxit, quae sunt flexibiles magnae efficientiae et potentiae consummationis in consilio humilis."