"Nuper nuntia de novo processu architecturae cotidie fere editae sunt, cum acronymis tribus-litteris - TPU, IPU, NPU. Sed quid distinguit realiter? Suntne tot architecturae processus singulares, an aliquid aliud acciderit?
"
Nuper nuntia de novo processu architecturae cotidie fere editae sunt et tres litterae acronym-TPU, IPU, NPU datae sunt. Sed quid distinguit realiter? Suntne tot architecturae processus singulares, an aliquid aliud acciderit?
Anno 2018, Ioannes L. Hennessy et David A. Patterson lectionem dederunt, quae inscribitur "Novi Aurei saeculi Architecturae Computer". Solliciti sunt de CPU eiusque progressu, sed haec parva pars est totius aequationis. Arteris IP indagator et architectus systematis Michael Frank dixit: "Ex prospectu CPU, plerique horum xPUs processus reales non sunt." “Similiores sunt GPU, accelerator in laboribus specialibus. Et multum habent intus diversitatem. Apparatus discendi genus est processus, machinam discendi acceleratores collective vocare potes, sed partem processus varietatis accelerant."
Essentia processus potest decoquere ad tria. "In ultima analysi, redit ad instructionem architecturam positam (ISA)", Manuel Uhm dixit, moderatorem chip venalicium apud Xilinx. "Hoc definit quid vis. Deinde habes I/O et memoriam, quae ISA sustineas et opera quae conaris perficere. Hoc tempus valde interesting futurum erit, quia tempus plusquam ultimum duorum vel trium annorum plus innovationis et mutationis videbimus».
Multae novae architecturae processus unius non sunt. "Quae videmus compositum esse diversorum generum processuum seu machinarum programmatum in eodem SoC vel eadem ratione existentes," dixit Petrus-Xavier Thomas, Director Group Cadentiae. Technology and Strategic Marketing. "Distribue opera software ad diversas hardware vel machinas programmabiles flexibiles. Omnes processus API commune communicare possunt, sed exsecutio dominii alia erit. Hic quidem videbis varia genera processus cum diversis notarum generibus.
Res est plurima nomina venalicium.
"Punctio est quod his nominibus utantur duo diversa causa" Simon Davidmann, CEO Imperas Software. "Adhibetur ad explicandas architecturae processus, ut SIMD (Multiplicis datae Instructionis unica). Alia schedula definit, quam alloquitur. Ita definire potest processus architecturae vel quasi tensoris processus unitatis (TPU) notarum nomina. Earum heterogenea vel homogenea architectura nominant, non processus singulos.
A frenum of historiam
Res ante quadraginta annos multo simpliciores erant. Eo tempore erat unitas processus centralis (CPU) et multi variantes eius erant, sed basically omnes processus Turing-completi cum architecturae Neumann erant. Quaelibet alia institutio est quae efficaciores ad quaedam opera facit, et multum est disceptatio de relativis commodis incomplexa institutio (CISC) et de reducta institutio (RISC).
Cessens RISC-V multum operam ad ISA attulit. "Populus intellegere vis ISA quia ISA est qui definit quomodo processus optimized est pro officiis definitis", dixit Uhm Xilinx. “Isa spectare possunt et cycli calculi committitur. Si ISA instructiones indigenas habet et in 1 GHz decurrit, illud cum alio processu ISA comparare possum, qui duas instructiones ad idem munus requirere potest, sed processus Currit in 1.5 GHz. Quod quis me longius ire? Mathematicas rationes momenti ad munera faciunt. "
Multiplexi sunt modi packaging pro CPUs. Interdum IO vel memoria in eadem sarcina collocantur. Unitates microcontroller vocantur (MCUs).
Cum moderni populares facti sunt, signum processus digitalis (DSPs) apparuit, et differentia fuit quod architecturae Harvardianae utebantur. Hoc praeceptum bus a notitia bus separat. Quaedam ex eis etiam architecturae SIMD impleverunt ut processus notitias efficaciores reddant.
Instructionum et notitiarum separatio throughput emendare est, quamvis aliqua programmandi extremitas fieri possit, sicut programmata propria scripta. "Fere conditiones limites non sunt calculi," Uhm dixit. "Est magis I / o vel memoria. Industria variatur ab augenda computandi facultate, ut satis sit notitias ad vim computandi conservandam et ad perficiendum conservandum».
Cum unus processus diutius velocior fit, plures processus simul coniungunt. Hi processus memoriam plerumque communicant et conceptum complementum Turing conservant pro singulis processibus et toti processui botri. Nihil refert quo core aliqua pars progressio fit, quia idem est.
Proxima progressus maioris progressionis est unitas processus graphics (GPU), quae conventionem fregit, quia unumquodque elementum processus seu pipelinum suam memoriam habet nec extra processum appellari potest. Quia memoria limitata est, hoc significat non posse aliqua negotia processus arbitraria praestare, sed tantum opera praestare quae in spatio memoriae proviso collocari possunt.
"Quaedam genera officiorum, GPUs processus potentissimi sunt, sed fistularum earum longissima sunt," Uhm designat. "Haec pipelines permittunt GPU unitatem ad processum continuos datas, sed in aliquo puncto, si fistulam recreare debeas, ictus ingens erit. Multum latency et dubitationis in systemate struuntur."
Etsi multae aliae acceleratrices definitae sunt, GPUs et postea generalis propositum GPUs (GPGPUs) definivit programmandi paradigma et acervus programmandi, qui eas facilius utendi quam priores acceleratores effecit. "Multis annis, certa jobs specialitas", Davidmannus Imperas dixit. "Est CPU ad sequentes rationes. Processus graphicus est, qui in notitia processus pro theca versatur screen et nos in mundum admodum parallelum inducit. Multis parvis processui elementis utitur ad munera exercenda. Nunc machina discendi sunt opera."
Quae alia praecepta constructionis novae architecturae omnem explicare possunt? In praeterito, processus vestitus plerumque coniungitur per memoriam vel retis topologies fixa (ut reticulum vel anulum). Id quod nuper emersit est coniunctio Network in Chip (NoC), quae facit processores heterogeneos distribui flexibili modo communicare. in posterum etiam sine usu memoriae communicare possunt.
“Hoc tempore, NoC tantum data portat,” dixit Frank de Arteris. "In posterum, NoC ad alias regiones extendi potest ubi communicatio inter acceleratores notitia supergreditur. Mandata mittere, notificationes mittere, etc. Communicatio necessaria ordinata acceleratoris diversa esse possunt ab exigentiis communicationis CPU vel vexillum SoC. Autem, retis in chip non te ad subset restringere. Potes optimize et emendare effectum sustinendo speciales necessitates communicationis acceleratorum ».
Exsecutio architectura
Una differentia processus processus est optimize pro ambitu specifica operante. Exempli gratia, programmatio in nube currere potest, sed idem programmatum in micro IoT artificio facere potes. Exsecutio architectura valde diversa erit et alia puncta operativa consequetur secundum effectum, potentia consummationem, sumptus, vel facultatem operandi sub extrema condicione.
"Quaedam applicationes sunt ad nubem computandi, et nunc eas propius ad marginem afferimus," dixit Thomas Cadence. "Hoc fortasse latency requisita, dissipationis industria vel potentia, quae diversum genus architecturae requiret. Eundem acervum programmatum habere velis ut in duobus locis currere possit. Nubes flexibilitatem praebere debet, quia diversa genera applicationum recipiet, et magnum numerum utentium aggregari potest. Hoc ferramentum in calculo requirit ut facultates speciales applicationis habeant, sed una magnitudo omnibus non apta est."
M. L. Suis requisitis auxit. "Cum reticulis neuralis et machina discendi utendo ad systemata intellegentia aedificanda, opus est utere programmatibus programmatibus et acervis programmatum ad novum retis et ad ferramentum programma" addidit Thomas. "Tunc accommodare potes applicationem programmatum ad ferramentum dextrum ex prospectu PPA. Hoc necessitatem impellit ad varias processus et processores ut his necessitatibus occurrere in gradu hardware possit."
Haec necessaria applicatione definiuntur. "Societas processum ad operationes graphics operandas creavit", dixit Frank. “Optimant et accelerant graphas indagare, et operationes facere ut graphas reordinandas. Sunt aliae vires brutae quae accelerent apparatus discendi, nempe matrix multiplicatio. Memoria accessus diversus est omni architectura. Illud speciale problema est, quod cum accelerator aedificaveris, maxima meta est eam occupatam custodire. Quantum fieri potest ad ALU data transferre quia consumi et produci potest."
Multae ex his medicamentis multum commune habent. "Omnes aliquam memoriam localem habent, retis in spumam communicandi habent, et quisque processus qui algorithmum programmatum facit parvam partem notitiarum" dixit Davidmann. "Haec jobs scheduled per systemata operandi in CPUs traditis magis."
Pars captiosa pro ferramentis excogitatoribus praedicit quae operas praestare debebunt. "Quamquam similia genera operationum in quibusdam laminis efficies, homines in laminis differentiam attendentes," Thomas dixit. "Ut retis neuralis procedere possit, plura genera processus potentiae requiruntur. Hoc significat, ut pars retis neuralis aliquo modo procedere possis, et tunc aliam operationem ad alia tabulatum procedendum indigeas. Data motus Et moles notitiarum etiam iacuit mutatus iacuit."
Haec differentia potest transcendere notitia motus. “Pro genome sequencia, processus facere debes,” Frank dixit. “Sed non potes unum genus acceleratoris ad omnia accelerare. Totum genus diversorum acceleratorum pro diversis pipelines aedificare debes. In CPU processus exsecutionis administrationis custos fit. Ipse erigit, DMA exsequitur, et deliberationem inter duos Processus praebet. Intelligere et examinare algorithmos et definire quomodo vis ad optimize eorum processum opus perfectum est architecturae ».
Partitionem processus requirit. "Non est unum genus processus qui potest optimized pro singulis processus task-FPGA non est bonum, CPU non est bonum, GPU non est bonum, DSP est etiam necessarium, dixit Uhm. "Novimus seriem machinarum quae omnes istas continent, sed difficilis pars in emptoris parte est, quod intelligentiam habent providere utnam partes systematis altioris in ratione processus vel programmabilis logicae iaculari debeant, vel in AI. machinam. Quisque velit Lorem ipsum instrumentum magicum, instrumentum quod statim potest decernere ut illud in CPU imponat, super FPGA imponat, et in GPU imponat. Instrumentum illud hodie non est."
Nihilominus, CPU semper partes agunt. “In CPU partes irregulares programmatis exsequi necesse est,” Frank dixit. "Programma generalis CPU utilitates habet. Si datas structuras vel operationes mathematicas speciales habes, non bene laborabit. CPU processus generalis propositum est et pro aliquo non optimized. Praesent at aliquam nulla. .
Mutatio "abstract"
Praeteritis terminis hardware/software ab ISA definitum est, et memoria continenter addressable fuit. Cum plures sunt processus, solent memoriae-aligned.
“Constantia est contractus”, inquit Frank. "Hoc genus constantiae magni momenti est nec evanescet. Sed fingere potes quod in machina data fluunt, constantiam non esse magni momenti, quia notitias ab uno acceleratore in aliud ad crepidinem directo movens transfers. Si partiendo notitias statuas, constantia obstaculum fiet quia tibi extra circuitus constabit. Informationes reprehendo debes. Updated informationes praebere debes. "
Haec alia memoria requirit architecturam. "De structura memoriae cogitare debes, quod solum memoriam tam arcte copulatam habes," dixit Uhm. “Adiacentem potes accedere memoriam, sed celeriter ex memoria proxima excurrere et tempore accedere non potes. Hoc in consilio intelligendum est. Ut instrumentum maturescit, instrumentum plura discere incipiet. Hodie, humana intelligentia fit, architecturae intelligere et applicare.
Altius etiam opus est abstractionis. "Quaedam compages possunt tabulas seu retiacula nota ad ferramenta clypeum componere", Thomas dixit. "Habes nucleos humilioris gradus vel APIs qui in acervo programmatum adhibebitur et tunc demum in tabula reticuli neuralis adhibebitur. Infra, potes habere varia genera hardware, secundum quod vis consequi, secundum singula productum tuum. Eundem functionem attingit, sed non eodem ferramento aut eodem PPA mercaturae utitur".
Multum premat istorum compilatores. "Principalis quaestio est quomodo propositum propero in futurum?" Franke petivit. “Havesne machinam fere implemented sicut prima generatio GPUs? An parvam machinam programmabilem aedificasti cum institutione tua propria? Nunc tibi haec separatim programma habebis et eas in unoquoque eorum coniuncta notitia fluunt ad opera perficienda. Unus processus certum quiddam totius instruc- tionis habet, et alter processus aliud subset, et omnes aliquas partes ditionis fluunt imbricatae participes. Aliquos fructus habere licet cum facultates accelerationis paulo aliter. Compilator seu bibliothecae qui intelligunt eam proinde describent.
Summatim
Architectura processus non mutatur. Adhuc eaedem electiones sequuntur quae annis praeteritis XL exstiterunt. Quod mutatur, modo fabricatur spuma. Nunc magnum numerum processuum heterogeneorum continent cum memoria et communicatione optimized pro subset operum applicationis. Singulis chippis variam electionem facit ad munus processus et ad eius optimizationem propositum, data inquisita throughput, et notitia fluens quod plerumque videt.
Quaelibet ferramenta supplementum suum chip ab aliis chippis vult distinguere, sed multo facilius est per notam promovere quam loqui de singulis technicis internis. Itaque illi nomen dederunt, id primum, celerrimum, maximumque appellaverunt, eamque cum certis generibus applicationum quaestionum adjunxerunt. Hae tres litterae acronyms facti sunt nomina applicationis functionis, sed architecturae ferrariae non definiunt.
Nuper nuntia de novo processu architecturae cotidie fere editae sunt, cum acronymis tribus-litteris - TPU, IPU, NPU. Sed quid distinguit realiter? Suntne tot architecturae processus singulares, an aliquid aliud acciderit?
Anno 2018, Ioannes L. Hennessy et David A. Patterson lectionem dederunt, quae inscribitur "Novi Aurei saeculi Architecturae Computer". Solliciti sunt de CPU eiusque progressu, sed haec parva pars est totius aequationis. Arteris IP indagator et architectus systematis Michael Frank dixit: "Ex prospectu CPU, plerique horum xPUs processus reales non sunt." “Similiores sunt GPU, accelerator in laboribus specialibus. Et multum habent intus diversitatem. Apparatus discendi genus est processus, machinam discendi acceleratores collective vocare potes, sed partem processus varietatis accelerant."
Essentia processus potest decoquere ad tria. "In ultima analysi, redit ad instructionem architecturam positam (ISA)", Manuel Uhm dixit, moderatorem chip venalicium apud Xilinx. "Hoc definit quid vis. Deinde habes I/O et memoriam, quae ISA sustineas et opera quae conaris perficere. Hoc tempus valde interesting futurum erit, quia tempus plusquam ultimum duorum vel trium annorum plus innovationis et mutationis videbimus».
Multae novae architecturae processus unius non sunt. "Quae videmus esse compositionem diversarum specierum processuum vel machinarum programmatum in eadem SoC vel eadem ratione existentes", Petrus-Xavier Thomas dixit, director technologiae Cadentiae et mercaturae coetus Strategic. "Distribue opera software ad diversas hardware vel machinas programmabiles flexibiles. Omnes processus API commune communicare possunt, sed exsecutio dominii alia erit. Hic quidem videbis varia genera processus cum diversis notarum generibus.
Res est plurima nomina venalicium.
"Punctio est quod his nominibus utantur duo diversa causa" Simon Davidmann, CEO Imperas Software. "Adhibetur ad explicandas architecturae processus, ut SIMD (Multiplicis datae Instructionis unica). Alia schedula definit, quam alloquitur. Ita definire potest processus architecturae vel quasi tensoris processus unitatis (TPU) notarum nomina. Earum heterogenea vel homogenea architectura nominant, non processus singulos.
A frenum of historiam
Res ante quadraginta annos multo simpliciores erant. Eo tempore erat unitas processus centralis (CPU) et multi variantes eius erant, sed basically omnes processus Turing-completi cum architecturae Neumann erant. Quaelibet alia institutio est quae efficaciores ad quaedam opera facit, et multum est disceptatio de relativis commodis incomplexa institutio (CISC) et de reducta institutio (RISC).
Cessens RISC-V multum operam ad ISA attulit. "Populus intellegere vis ISA quia ISA est qui definit quomodo processus optimized est pro officiis definitis", dixit Uhm Xilinx. “Isa spectare possunt et cycli calculi committitur. Si ISA instructiones indigenas habet et in 1 GHz decurrit, illud cum alio processu ISA comparare possum, qui duas instructiones ad idem munus requirere potest, sed processus Currit in 1.5 GHz. Quod quis me longius ire? Mathematicas rationes momenti ad munera faciunt. "
Multiplexi sunt modi packaging pro CPUs. Interdum IO vel memoria in eadem sarcina collocantur. Unitates microcontroller vocantur (MCUs).
Cum moderni populares facti sunt, signum processus digitalis (DSPs) apparuit, et differentia fuit quod architecturae Harvardianae utebantur. Hoc praeceptum bus a notitia bus separat. Quaedam ex eis etiam architecturae SIMD impleverunt ut processus notitias efficaciores reddant.
Instructionum et notitiarum separatio throughput emendare est, quamvis aliqua programmandi extremitas fieri possit, sicut programmata propria scripta. "Fere conditiones limites non sunt calculi," Uhm dixit. "Est magis I / o vel memoria. Industria variatur ab augenda computandi facultate, ut satis sit notitias ad vim computandi conservandam et ad perficiendum conservandum».
Cum unus processus diutius velocior fit, plures processus simul coniungunt. Hi processus memoriam plerumque communicant et conceptum complementum Turing conservant pro singulis processibus et toti processui botri. Nihil refert quo core aliqua pars progressio fit, quia idem est.
Proxima progressus maioris progressionis est unitas processus graphics (GPU), quae conventionem fregit, quia unumquodque elementum processus seu pipelinum suam memoriam habet nec extra processum appellari potest. Quia memoria limitata est, hoc significat non posse aliqua negotia processus arbitraria praestare, sed tantum opera praestare quae in spatio memoriae proviso collocari possunt.
"Quaedam genera officiorum, GPUs processus potentissimi sunt, sed fistularum earum longissima sunt," Uhm designat. "Haec pipelines permittunt GPU unitatem ad processum continuos datas, sed in aliquo puncto, si fistulam recreare debeas, ictus ingens erit. Multum latency et dubitationis in systemate struuntur."
Etsi multae aliae acceleratrices definitae sunt, GPUs et postea generalis propositum GPUs (GPGPUs) definivit programmandi paradigma et acervus programmandi, qui eas facilius utendi quam priores acceleratores effecit. "Multis annis, certa jobs specialitas", Davidmannus Imperas dixit. "Est CPU ad sequentes rationes. Processus graphicalis est, qui notitias processus in obtentu tendit et nos in mundum valde parallelum inducit. Multis parvis processui elementis utitur ad munera exercenda. Nunc machina discendi sunt opera."
Quae alia praecepta constructionis novae architecturae omnem explicare possunt? In praeterito, processus vestitus plerumque coniungitur per memoriam vel retis topologies fixa (ut reticulum vel anulum). Id quod nuper emersit est coniunctio Network in Chip (NoC), quae facit processores heterogeneos distribui flexibili modo communicare. in posterum etiam sine usu memoriae communicare possunt.
“Hoc tempore, NoC tantum data portat,” dixit Frank de Arteris. "In posterum, NoC ad alias regiones extendi potest ubi communicatio inter acceleratores notitia supergreditur. Mandata mittere, notificationes mittere, etc. Communicatio necessaria ordinata acceleratoris diversa esse possunt ab exigentiis communicationis CPU vel vexillum SoC. Autem, retis in chip non te ad subset restringere. Potes optimize et emendare effectum sustinendo speciales necessitates communicationis acceleratorum ».
Exsecutio architectura
Una differentia processus processus est optimize pro ambitu specifica operante. Exempli gratia, programmatio in nube currere potest, sed idem programmata micro IoT machinas exercere potes. Exsecutio architectura valde diversa erit et alia puncta operativa consequetur secundum effectum, potentia consummationem, sumptus, vel facultatem operandi sub extrema condicione.
"Quaedam applicationes sunt ad nubem computandi, et nunc eas propius ad marginem afferimus," dixit Thomas Cadence. "Hoc fortasse latency requisita, dissipationis industria vel potentia, quae diversum genus architecturae requiret. Eundem acervum programmatum habere velis ut in duobus locis currere possit. Nubes flexibilitatem praebere debet, quia diversa genera applicationum recipiet, et magnum numerum utentium aggregari potest. Hoc ferramentum in calculo requirit ut facultates speciales applicationis habeant, sed una magnitudo omnibus non apta est."
M. L. Suis requisitis auxit. "Cum reticulis neuralis et machina discendi utendo ad systemata intellegentia aedificanda, opus est utere programmatibus programmatibus et acervis programmatum ad novum retis et ad ferramentum programma" addidit Thomas. "Tunc accommodare potes applicationem programmatum ad ferramentum dextrum ex prospectu PPA. Hoc necessitatem impellit ad varias processus et processores ut his necessitatibus occurrere in gradu hardware possit."
Haec necessaria applicatione definiuntur. "Societas processum ad operationes graphics operandas creavit", dixit Frank. “Optimant et accelerant graphas indagare, et operationes facere ut graphas reordinandas. Sunt aliae vires brutae quae accelerent apparatus discendi, nempe matrix multiplicatio. Memoria accessus diversus est omni architectura. Illud speciale problema est, quod cum accelerator aedificaveris, maxima meta est eam occupatam custodire. Quantum fieri potest ad ALU data transferre quia consumi et produci potest."
Multae ex his medicamentis multum commune habent. "Omnes aliquam memoriam localem habent, retis in spumam communicandi habent, et quisque processus qui algorithmum programmatum facit parvam partem notitiarum" dixit Davidmann. "Haec jobs scheduled per systemata operandi in CPUs traditis magis."
Pars captiosa pro ferramentis excogitatoribus praedicit quae operas praestare debebunt. "Quamquam similia genera operationum in quibusdam laminis efficies, homines in laminis differentiam attendentes," Thomas dixit. "Ut retis neuralis procedere possit, plura genera processus potentiae requiruntur. Hoc significat, ut pars retis neuralis aliquo modo procedere possis, et tunc aliam operationem ad alia tabulatum procedendum indigeas. Data motus Et moles notitiarum etiam iacuit mutatus iacuit."
Haec differentia potest transcendere notitia motus. “Pro genome sequencia, processus facere debes,” Frank dixit. “Sed non potes unum genus acceleratoris ad omnia accelerare. Totum genus diversorum acceleratorum pro diversis pipelines aedificare debes. In CPU processus exsecutionis administrationis custos fit. Ipse erigit, DMA exsequitur, et deliberationem inter duos Processus praebet. Intelligere et examinare algorithmos et definire quomodo vis ad optimize eorum processum opus perfectum est architecturae ».
Partitionem processus requirit. "Nulla est una ratio processoris quae optimized pro singulis processus negotium - FPGA non est bonum, CPU non est bonum, GPU non est bonum, DSP est etiam necessarium," dixit Uhm. "Novimus seriem machinarum quae omnes istas continent, sed difficilis pars in emptoris parte est, quod intelligentiam habent providere utnam partes systematis altioris in ratione processus vel programmabilis logicae iaculari debeant, vel in AI. machinam. Quisque velit Lorem ipsum instrumentum magicum, instrumentum quod statim potest decernere ut illud in CPU imponat, super FPGA imponat, et in GPU imponat. Instrumentum illud hodie non est."
Nihilominus, CPU semper partes agunt. “In CPU partes irregulares programmatis exsequi necesse est,” Frank dixit. "Programma generalis CPU utilitates habet. Si datas structuras vel operationes mathematicas speciales habes, non bene laborabit. CPU processus generalis propositum est et pro aliquo non optimized. Non est bonum.
Mutatio "abstract"
Praeteritis terminis hardware/software ab ISA definitum est, et memoria continenter addressable fuit. Cum plures sunt processus, solent memoriae-aligned.
“Constantia est contractus”, inquit Frank. "Hoc genus constantiae magni momenti est nec evanescet. Sed fingere potes quod in machina data fluunt, constantiam non esse magni momenti, quia notitias ab uno acceleratore in aliud ad crepidinem directo movens transfers. Si partiendo notitias statuas, constantia obstaculum fiet quia tibi extra circuitus constabit. Informationes reprehendo debes. Updated informationes praebere debes. "
Haec alia memoria requirit architecturam. "De structura memoriae cogitare debes, quod solum memoriam tam arcte copulatam habes," dixit Uhm. “Adiacentem potes accedere memoriam, sed celeriter ex memoria proxima excurrere et tempore accedere non potes. Hoc in consilio intelligendum est. Ut instrumentum maturescit, instrumentum plura discere incipiet. Hodie, humana intelligentia fit, architecturae intelligere et applicare.
Altius etiam opus est abstractionis. "Quaedam compages possunt tabulas seu retiacula nota ad ferramenta clypeum componere", Thomas dixit. "Habes nucleos humilioris gradus vel APIs qui in acervo programmatum adhibebitur et tunc demum in tabula reticuli neuralis adhibebitur. Infra, potes habere varia genera hardware, secundum quod vis consequi, secundum singula productum tuum. Eundem functionem attingit, sed non eodem ferramento aut eodem PPA mercaturae utitur".
Multum premat istorum compilatores. "Principalis quaestio est quomodo propositum propero in futurum?" Franke petivit. “Havesne machinam fere implemented sicut prima generatio GPUs? An parvam machinam programmabilem aedificasti cum institutione tua propria? Nunc tibi haec separatim programma habebis et eas in unoquoque eorum coniuncta notitia fluunt ad opera perficienda. Unus processus certum quiddam totius instruc- tionis habet, et alter processus aliud subset, et omnes aliquas partes ditionis fluunt imbricatae participes. Aliquos fructus habere licet cum facultates accelerationis paulo aliter. Compilator seu bibliothecae qui intelligunt eam proinde describent.
Summatim
Architectura processus non mutatur. Adhuc eaedem electiones sequuntur quae annis praeteritis XL exstiterunt. Quod mutatur, modo fabricatur spuma. Nunc magnum numerum processuum heterogeneorum continent cum memoria et communicatione optimized pro subset operum applicationis. Singulis chippis variam electionem facit ad munus processus et ad eius optimizationem propositum, data inquisita throughput, et notitia fluens quod plerumque videt.
Quaelibet ferramenta supplementum suum chip ab aliis chippis vult distinguere, sed multo facilius est per notam promovere quam loqui de singulis technicis internis. Itaque illi nomen dederunt, id primum, celerrimum, maximumque appellaverunt, eamque cum certis generibus applicationum quaestionum adjunxerunt. Hae tres litterae acronyms facti sunt nomina applicationis functionis, sed architecturae ferrariae non definiunt.