Imperas Software denuntiavit Andes Technology Imperas referentiae exempla in tota Andis IP coros cum nova RISC-V P extensione indicavit. Tincidunt ut nunc Imperas referentia exempla utantur ad optiones delineatio designationis multicores aestimandas pro exploratione SoC architecturae.
Vexillum apertum RISC-V ISA modularem structuram habet secundum multiplices extensiones independentes quae praebent officiationem dedicatam et auctam ad optimize processum applicationis destinatum. Novus extensionis SIMD/DSP, in descriptione specificationis designatus, adiuvat efficientes applicationes processus notitiae et condiciones reales temporis. RISC-V Internationalis P Extensio Negotium Group est in clausulis gradibus submittendi specificationem processus ratificationis officialis.
Imperas simulationis technologiam faciliorem reddat suggestum virtualem et accuratam centralem ad modernum SoC consilium et in progressionem programmatum infixa. Cum clientibus plumbeis operati sunt, exempla nucleorum Andes iam adhibita sunt in inceptis mercatoriis, quae nunc in siliconibus implentur.
“RISC-V plus est quam ISA specificatio; id est flexibilitas; valorem realem in extensionibus et optionibus in promptu pro processus core implementationum", dixit Dr Charlie Su, praeses et CTO apud Andes Technologiae Corp. "The RISC-V P extensionem intra cores Andes alloquitur clavem requisita real-time in SIMD//. DSP computationes novarum mercatus in audio/elocutione, IoT, tinyML et ore machinis. Una cum Andibus Imperas referentibus exemplaribus certificatis, SoC tincidunt explorare possunt solutiones sequentes domain - speciales."
"Progressio embedded ab optimized statera inter facultates ferrarias et applicationes software" dixit Simon Davidmann, CEO apud Imperas Software Ltd. "Per exempla referentia aurea Imperas, tincidunt explorare possunt plenam programmatum programmatum omnibus Andibus nucleis, novis RISC inclusis. -V P extensio et Andes ACE consuetudo instructionum.'