Microchip Equipar agora torna possível obter desempenho 5G com o primeiro chip único, altamente integrado, de baixo consumo de energia e multicanal IC juntamente com IEEE 1588 PTP da empresa e módulos de software de algoritmo de recuperação de relógio.
“Nossa mais nova plataforma de sincronização de rede ZL3073x / 63x / 64x implementa recursos sofisticados de medição, calibração e ajuste, reduzindo significativamente o erro de tempo do equipamento de rede para atender aos requisitos 5G mais rigorosos”, disse Rami Kanama, vice-presidente da unidade de cronometragem e comunicações da Microchip. “Uma arquitetura flexível única para implementar a densidade de canal necessária, bem como sintetizadores de baixo jitter de alto desempenho ajudam a simplificar o design de cartões de tempo, cartões de linha, unidades de rádio (RU), unidades centralizadas (CUs) e unidades distribuídas (DUs) para redes de acesso de rádio 5G (RAN). ”
Os recursos de medição, calibração e ajuste da empresa garantem que os sistemas 5G forneçam o padrão ITU-T G.8273.2 Classe C (30ns máx. | TE |) e os requisitos de erro de tempo emergentes da Classe D (5ns máx. | TEL |). A arquitetura oferece flexibilidade, fornecendo até cinco canais DPLL independentes enquanto consome apenas 0.9W de energia em um pacote compacto de 9 mm x 9 mm que simultaneamente diminui o espaço da placa, a energia e a complexidade do sistema.
Com cinco sintetizadores de ultra-low-jitter, esta plataforma mais recente fornece desempenho de jitter 100fs RMS, necessário para interfaces de alta velocidade nos sistemas 5G RU, DU e CU mais recentes.
O software da plataforma de sincronização de rede da empresa incorpora seu algoritmo de alto desempenho ZLS30730 junto com seu mecanismo de protocolo ZLS30390 IEEE 1588-2008. Ambos são amplamente implantados em redes 3G, 4G e 5G com recursos de temporização precisa.
Esta plataforma de sincronização de rede combina perfeitamente com a família de osciladores 5G de precisão da empresa. Seu extenso portfólio de soluções de temporização e relógio inclui geração de relógio, buffer fanout e soluções de atenuador de jitter, bem como osciladores de quartzo e MEMS, é complementado por uma ampla família de dispositivos Ethernet PHY.