Ядро процессора RISC-V для функциональной безопасности, поддерживаемое средствами разработки

Обновление: 16 июля 2021 г.

Выпуская средства разработки для процессоров RISC-V, IAR Systems поддерживает сертифицированное по стандарту ISO 26262 ASIL-D процессорное ядро ​​«EMSA5-FS» Института фотонных микросистем Фраунгофера IPMS. Таким образом, пользователи программного обеспечения инструментальной цепочки получат выгоду от упрощенных процессов сертификации для обеспечения функциональной безопасности, снижения затрат на протяжении всего жизненного цикла продукта и максимальной производительности в приложениях на основе RISC-V. Новое ядро ​​процессора продается партнером CAST Inc.

Приложения, связанные с безопасностью, можно увидеть повсюду в мире: в системах управления приводами, автоматизации. technology, шасси транспортных средств и органы управления двигателем, а также медицинские инфузионные насосы и кардиостимуляторы. Стандарты безопасности, такие как IEC 61508, разработаны для того, чтобы гарантировать соответствие электронных систем новейшим спецификациям безопасности. Это также относится к процессорам, которые будут использоваться в этих системах. Выбор набора инструментов разработки играет решающую роль и может напрямую влиять на целостность безопасности этих устройств. Поэтому выгодно выбрать сертифицированный процесс разработки программного обеспечения, прошедший внешнюю и независимую проверку.

«Функциональная безопасность важна для многих встраиваемых систем и становится все более актуальной. После того, как мы первыми представили на рынке процессорное ядро ​​RISC-V, которое может быть сертифицировано в соответствии с ISO 26262, мы рады предложить разработчикам также использовать предварительно сертифицированный инструмент разработки для нашего IP-ядра », сказал Маркус Пицш, руководитель группы IP-ядер и ASIC в Fraunhofer IPMS. «Используя предварительно сертифицированный инструмент разработки от IAR Systems, компании могут упростить собственный процесс сертификации, повысить качество собственного процесса проектирования и сократить расходы на протяжении всего жизненного цикла продукта».

IAR Embedded Workbench для RISC-V предоставляет разработчикам доступ к полному набору инструментов компилятора C / C ++ и отладчика. Для компаний, которые разрабатывают критически важные для безопасности приложения, решение также предлагается в версии функциональной безопасности: это сертифицировано TÜV SÜD в соответствии с соответствующими стандартами IEC 61508, ISO 26262, IEC 62304, EN 50128, EN 50657, IEC 60730, ISO 13849, IEC 62061, IEC 61511 и ISO 25119 и включает квалифицированные инструменты на протяжении всего жизненного цикла продукта.

IP-ядро процессора FS Fraunhofer IPMS может быть доступно для любого FPGA / ПРОГРАММИРУЕМАЯ ПОЛЬЗОВАТЕЛЕМ ВЕНТИЛЬНАЯ МАТРИЦА Платформа. Также возможна интеграция в специализированные ASIC для любых литейных технологий.