Máy học có ở khắp mọi nơi. Ví dụ: đó là cách Spotify cung cấp cho bạn gợi ý về nội dung sẽ nghe tiếp theo hoặc cách Siri trả lời câu hỏi của bạn. Và nó cũng được sử dụng trong vật lý hạt, từ tính toán lý thuyết đến phân tích dữ liệu. Giờ đây, một nhóm bao gồm các nhà nghiên cứu từ CERN và Google đã đưa ra một phương pháp mới để tăng tốc mạng nơ-ron sâu — một dạng thuật toán học máy — để chọn các va chạm proton-proton tại Máy va chạm Hadron Lớn (LHC) để phân tích thêm.
Các máy dò hạt xung quanh vòng LHC sử dụng một hệ thống “kích hoạt” phần cứng điện tử để chọn ra các vụ va chạm hạt có khả năng thú vị để phân tích thêm. Với tốc độ va chạm proton-proton hiện tại tại LHC, lên đến 1 tỷ va chạm mỗi giây, phần mềm hiện đang được sử dụng trên hệ thống kích hoạt của máy dò sẽ chọn có chọn một vụ va chạm trong thời gian cần thiết hay không, chỉ là một micro giây. . Nhưng với tốc độ va chạm được thiết lập để tăng lên từ năm đến bảy với LHC được nâng cấp trong tương lai, HL-LHC, các nhà nghiên cứu đang khám phá phần mềm thay thế, bao gồm các thuật toán máy học, có thể giúp lựa chọn này nhanh hơn.
Tham gia nghiên cứu mới của các nhà nghiên cứu và đồng nghiệp của CERN, được xây dựng dựa trên công trình trước đó đã giới thiệu một công cụ phần mềm để triển khai mạng nơ-ron sâu trên một loại phần cứng, được gọi là mảng cổng có thể lập trình trường (FPGA), có thể được lập trình để thực hiện các các nhiệm vụ, bao gồm cả việc lựa chọn các va chạm hạt quan tâm. Các nhà nghiên cứu CERN và các đồng nghiệp của họ đã phát triển một kỹ thuật làm giảm kích thước của mạng nơ-ron sâu xuống một hệ số 50 và đạt được thời gian xử lý mạng hàng chục nano giây - thấp hơn nhiều so với thời gian có sẵn để chọn lưu hay loại bỏ va chạm.
Vladimir Loncar, đồng tác giả của nghiên cứu và là nhà nghiên cứu của CERN, cho biết: “Kỹ thuật này hoàn toàn giúp nén mạng nơ-ron sâu bằng cách giảm độ chính xác số của các tham số mô tả nó. “Điều này được thực hiện trong quá trình đào tạo, hoặc học tập của mạng, cho phép mạng thích ứng với sự thay đổi. Bằng cách này, bạn có thể giảm kích thước mạng và thời gian xử lý mà không làm giảm hiệu suất mạng ”.
Ngoài ra, kỹ thuật này có thể tìm ra độ chính xác số nào là tốt nhất để sử dụng các ràng buộc phần cứng nhất định, chẳng hạn như số lượng tài nguyên phần cứng có sẵn.
Nếu điều đó vẫn chưa đủ, kỹ thuật này có ưu điểm là nó dễ sử dụng cho những người không phải là chuyên gia và nó có thể được sử dụng trên FPGA trong máy dò hạt và trong các thiết bị khác yêu cầu mạng có thời gian xử lý nhanh và kích thước nhỏ.
Về phía trước, các nhà nghiên cứu muốn sử dụng kỹ thuật của họ để thiết kế một loại hệ thống kích hoạt mới để phát hiện các va chạm mà thông thường sẽ bị loại bỏ bởi một loại kích hoạt thông thường hệ thống nhưng điều đó có thể che giấu những hiện tượng mới. “Mục tiêu cuối cùng là có thể ghi lại các vụ va chạm có thể hướng đến vật lý mới ngoài Mô hình chuẩn của vật lý hạt,” một đồng tác giả khác của nghiên cứu và nhà nghiên cứu CERN Thea Aarrestad cho biết.