Cadence Design Systems hat bekannt gegeben, dass der SGS-TÜV Saar unabhängig zertifiziert hat, dass Cadence Tensilica Xtensa Prozessoren mit FlexLock-Fähigkeit die ISO 26262:2018-Norm nach ASIL-D erfüllen, die höchstmögliche Stufe im Rahmen des Automotive Safety Integrity Level Ratings. Die funktionale Sicherheitszertifizierung umfasst Basis-Mikrocontroller bis hin zu Hochleistungs-DSPs, jeweils mit einer Konfigurationsoption für FlexLock für erhöhten Zufallsfehlerschutz und entwickelt nach einem robusten Sicherheitsprozess zum Schutz vor systematischen Fehlern. Diese Prozessoren mit FlexLock sind ideal für den Automobilmarkt und auf KI-, Vision-, Radar-, Lidar-, Audio-, V2X- und Steuerungsanwendungen zugeschnitten.
„Die für Automobilanwendungen optimierten Tensilica FlexLock-Prozessoren von Cadence gehören zu den ersten in der Branche, die die funktionalen Sicherheitsstandards ASIL-D vollständig erfüllen“, sagt Wolfgang Ruf, Leiter der funktionalen Sicherheit für Halbleiter beim SGS-TÜV Saar. „Die Zertifizierung unserer umfassenden Bewertung gemäß der Norm ISO 26262:2018 für die systematische und zufällige Fehlervermeidung nach ASIL-D ist ein Beweis für die hohe funktionale Sicherheitsqualität des IP von Cadence. SoC-Designer können sicher sein, dass ihre Designs, die das für die funktionale Sicherheit zertifizierte Tensilica-Prozessor-IP verwenden, die strengen sicherheitskritischen Anforderungen der Automobilindustrie erfüllen können.“
Wichtig für die ASIL-D-Konformität ist die neue FlexLock-Fähigkeit, die Lockstep-Unterstützung mit der flexiblen und erweiterbaren Xtensa-Prozessorarchitektur kombiniert. Lockstep ist eine bewährte Methode zur Verbesserung der Sicherheit bei der Softwareausführung, indem es Redundanz der Kernlogik auf Hardwareebene bietet. Es bietet nicht nur die erforderliche Unterstützung für die Bereitstellung der ASIL-D-Zertifizierung, sondern bietet Designteams auch die Möglichkeit, zwei unabhängig voneinander ausgeführte Kerne in ASIL-B-Lösungen einzubinden. Darüber hinaus bietet die Lösung die Möglichkeit, lokale Speicher und Caches von zwei Kernen im Gleichschritt zu betreiben, was einen noch höheren Schutz vor Speicherfehlern ermöglicht.
„Innovationen bei funktionalen Sicherheitsfunktionen werden weiterhin entscheidend sein, um den aufkommenden Trends und Anforderungen der Automobilindustrie gerecht zu werden“, sagte Robert Dunnigan, ADAS MCU-Programmmanager bei NXP. „Wir freuen uns, dass Cadence seine Tensilica IP-Produktlinie um wichtige funktionale Sicherheitsmechanismen wie seine FlexLock Dual-Core Lockstep-Fähigkeit erweitert.“
„Aktuelle Trends in der Automobilindustrie erfordern ein höheres Maß an funktionaler Sicherheit“, sagt Hongquan Liu, Senior Marketing Director bei Calterah. „Mit der Erweiterung um die Dual-Core-Lockstep-Funktion von FlexLock demonstriert Cadence sein Engagement, die Bedürfnisse seiner Kunden mit den wichtigsten funktionalen Sicherheitsanforderungen zu erfüllen.“
„Ein höheres Maß an Autonomie erfordert mehr intelligentes Computing am Edge in Automobilanwendungen, was den Bedarf an einer höheren funktionalen Sicherheit steigert“, sagte Larry Przywara, Senior Group Director, Tensilica Marketing bei Cadence. „Mit der Einführung der FlexLock-Funktion können Benutzer von Tensilica-Controllern und DSPs die höchste Zertifizierungsstufe ASIL-D und den damit verbundenen Schutz vor zufälligen Hardwarefehlern erreichen. Designer, die sich für Tensilica IP entscheiden, um ihre ADAS-, Radar-, Lidar-, V2X- und Bildverarbeitungsverarbeitung zu beschleunigen, können dies mit der Gewissheit tun, dass sie die funktionalen Sicherheitsanforderungen ihrer Kunden erfüllen können.“