Annealing-Prozessoren sind speziell für die Lösung kombinatorischer Optimierungsprobleme konzipiert, bei denen es darum geht, aus einer endlichen Menge von Möglichkeiten die beste Lösung zu finden.
Bei CMOS-ICs ist es erforderlich, dass die Komponenten von Annealing-Prozessoren vollständig „gekoppelt“ sind. Die Komplexität dieser Kopplung wirkt sich jedoch direkt auf die Skalierbarkeit der Prozessoren aus.
Unter der Leitung von Professor Takayuki Kawahara haben Forscher der Tokyo University of Science einen skalierbaren, vollständig gekoppelten Annealing-Prozessor mit 4096 Spins auf einer einzigen Platine mit 36 CMOS-Chips entwickelt und erfolgreich getestet.
Laut Prof. Kawahara „Wir wollen eine fortschrittliche Informationsverarbeitung direkt am Edge erreichen, anstatt in der Cloud, oder eine Vorverarbeitung am Edge für die Cloud durchführen. Mithilfe der einzigartigen Verarbeitungsarchitektur, die 2020 von der Tokyo University of Science angekündigt wurde, haben wir einen vollständig gekoppelten LSI auf einem Chip mit 28-nm-CMOS realisiert Technologie. Darüber hinaus haben wir eine skalierbare Methode mit parallel arbeitenden Chips entwickelt und deren Machbarkeit 2022 mithilfe von FPGAs demonstriert.“
Der Prozessor beinhaltet zwei unterschiedliche Technologien, die an der Tokyo University of Science entwickelt wurden. Dazu gehört eine „Spin-Thread-Methode“, die acht parallele Lösungssuchen ermöglicht, gepaart mit einer Technik, die den Chipbedarf im Vergleich zu herkömmlichen Methoden um etwa die Hälfte reduziert. Auch sein Strombedarf ist bescheiden: Der Betrieb erfolgt mit 8 MHz und einem Stromverbrauch von 10 W (2.9 W für den Kernteil). Dies wurde anhand eines Vertex-Cover-Problems mit 1.3 Vertices praktisch bestätigt.
Im Hinblick auf das Leistungs-Leistungs-Verhältnis übertraf der Prozessor die Simulation eines vollständig gekoppelten Ising-Systems auf einem PC (i7, 3.6 GHz) mithilfe der Annealing-Emulation um das 2,306-fache. Darüber hinaus übertraf es die Kern-CPU und den Rechenchip um das 2,186-fache.
Die erfolgreiche maschinelle Verifizierung dieses Prozessors lässt auf die Möglichkeit einer Kapazitätssteigerung schließen.
4096 spinnt
„In Zukunft werden wir diese Technologie für eine gemeinsame Forschungsanstrengung entwickeln, die auf ein LSI-System mit der Rechenleistung eines Quantencomputers der Stufe 2050 zur Lösung kombinatorischer Optimierungsprobleme abzielt“, sagt Kawahara, „das Ziel ist, dies ohne Bedarf zu erreichen.“ für Klimaanlagen, Großgeräte oder Cloud-Infrastruktur mit Strom Halbleiter Prozesse. Konkret möchten wir bis 2 2030 Millionen (Millionen) Spins erreichen und damit die Schaffung neuer digitaler Industrien erkunden.“
[VORLÄUFIGE VOLLAUTOMATISCHE TEXTÜBERSETZUNG - muss noch überarbeitet werden. Wir bitten um Ihr Verständnis.]: Nutzen Sie Drohnen und KI für profitableren Rosenkohl