Primum unum-chip 5G network synchronisation solutionem

Renovatio: August 3, 2021

Primum unum-chip 5G network synchronisation solutionem

Primum unum-chip 5G network synchronisation solutionem

Microchip primum retis synchronisationi solutionem retis solitariam revelavit quae ultra-pressum tempus praebere potest pro instrumento 5G radiophonicis accessus.

cum 5G Technology temporis fontes exigunt ut per synchronum reticulum latum fasciculum decuplo accuratius quam 4G requisita, Microchip solutionis unius chippis est valde integrata, humilis potentia, multi-canalis ambitus (IC) qui cum late adoptivo comitatu coniungitur. IEEE 1588 Subsecutio Tempus Protocollum (PTP) et horologium recuperandi algorithm modulorum programmatum.

"Nostrum novissimum ZL3073x/63x/64x synchronisation retis suggestum instrumentum instrumentorum urbanorum mensurae, calibratae et cantus facultatum, eoque signanter reducendo in retis instrumentis erroris ad 5G requisitis durissimis occurrendum," dixit Rami Kanama, vice praesidis Microchip leo et communicationis negotiationis unitas. « Architectura unice flexibilis ad densitatem canalem necessarii exsequendam necnon summus perficientur, synthesizatores humilium jitterarum adiuvat simpliciorem consilium cardium timoris, lineae chartarum, Unitates radiophonicae (RU), Unitates centralized (cus) et Unitates distributae (DUs) for 5G Radio Access Networks (RAN).

Mensurae Microchip, calibratae et cantus facultates curandi 5G systemata consequi possunt Unionem Telecommunicationis Internationalis - Telecommunicatio (ITU-T) Latin G.8273.2 Classis C (30ns max|TE|) et classis D nascentes (5ns max|TEL|) tempus erroris requisita. Architectura designata est ad flexibilitatem providendam et ad quinque canales digitalis Phase Locked Loop (DPLL) usque consumptis, solum 0.9W potentiae in pacto 9 x 9-millimetris sarcina quae tabulas spatii, potentiam et complexionem systematis minuit.

Cum quinque synthesiatoribus ultra-low-jitteris, hoc postremum suggestum praebet C femtosecond (fs) radicem quadratam medium (rmarum) jitterarum perficiendi quae requiruntur per interfaces alta velocitate in systematis ultimis 100G RU, DU, CU.

Synchronisation tribunal retis Microchip software includit suum ZLS30730 algorithmum summus perficientur cum suo machinamento protocollo ZLS30390 IEEE 1588-2008 coniungit. Ambae late explicantur in 3G, 4G et 5G retiaculis cum temporis opportunitate.

Microchip's ZL3073x/63x/64x suggestum retis synchronizationis compagem coniungi potest cum familia societatis 5G oscillatorum praecisionis — exempli gratia, OX-601 Oven Crystal oscillatoris moderatorum (OCXO) - 5G retis operariorum solutionem totalem systematis offerre.

Microchip etiam usorem graphicum interfacei (GUI) et aestimationem tabulae praebet una cum notis applicationis et aliis instrumentis in instrumentis adhibitis.