"Plures notae methodi tractandi de potentia copia voltage transuerso. Modus manifestissimus est coniungi diode inter copiam et onus potestatem, sed ex intentione diodi deinceps, accessus potentiae consumptionem additionalem generabit. Quamvis haec methodus sit valde simplex, diode non est utilis in applicationibus portabilibus vel tergum, quia altilium currentem haurire debet cum increpans et currentem non increpans.
"
Steven Martin, Pugna Charger Design Manager
Introduction
Plures notae modi sunt ad tractandum cum potentia copia intentionis inversio. Modus manifestissimus est coniungi diode inter copiam et onus potestatem, sed ex intentione diodi deinceps, accessus potentiae consumptionem additionalem generabit. Quamvis haec methodus sit valde simplex, diode non est utilis in applicationibus portabilibus vel tergum, quia altilium currentem haurire debet cum increpans et currentem non increpans.
Alius modus est ut unum e mosfet circuitus in Figura I ostensum est.
Figura I: Traditional onus-parte contra praesidium
Circuitus enim oneris in circuitu melior est haec methodus quam usus diodes, quia vis copia (altilium) voltage boosts in MOSFETinde in minori intentione guttae et substantialiter superioris conductionis. NMOS versio huius circuit melior est quam PMOS versio, quia discreti NMOS transistores altiorem conductivity, inferiorem impensas et usum meliorem habent. In utroque ambitu, MOSFET volvitur in intentione pugnae positivae, et disiungitur cum versis altilium intentionis. Physica "haurire" de MOSFET fons potentiae fit quia maiorem potentiam habet in versione PMOS et potentiam inferiorem in NMOS versione. Cum mosfets Electricale symmetrica sunt in regione triodis, quae in utraque parte bene agere possunt. Cum hoc modo, the Gallium maximum VGS et VDS aestimationem habere debet quam in altilium intentione.
Infeliciter, haec methodus tantum efficax est ad circuitus laterales onerosi nec operari cum circuitibus qui pilam accusare possunt. Patina altilium potestatem generabit, MOSFET re-accommodabit et nexum cum altilium vicissim restituet. Figura 2 exemplum exhibet NMOS versionis utendi. Pugna in figura demonstrata est in statu vitioso.
Figura II: Load-parte praesidio circuitu cum altilium patina
Cum altilium coniungitur, patina altilium in statu otioso est, et onus et patina altilium e pugna adversa tuto decocuntur. Attamen, si patina ad statum operantem mutat (exempli gratia, potentiae connectoris initus adnectitur), patina intentionem inter portam et fontem NMOS gignit, quod NMOS auget, inde currentem conductionem cognoscens. Hoc vividiorem in Figura III.
Figura III, traditum contra altilium praesidium consilium irritum est ad altilium patina circuitu
Etsi onus et patina ab adversa intentione seiunguntur, magna quaestio contra MOSFET tutelae est quod nimiam potentiam consumit. In hoc casu, in patina pugna fit missionis altilium. Cum in patina pilae satis portae subsidium MOSFET praebet ad hauriendum currentem ab patina liberatum, ambitus aequilibrium perveniet. Veluti si V potentis MOSFET .TH Circiter 2V, et patina currentem sub 2V intentione praebere potest, voltatio in patina output in 2V stabiliet (detritio MOSFET in 2V + voltage altilium). Vis dissipationis in MOSFET est ICONCURSUS • (VTH V +VESPERTILIOita ut MOSFET calefaciat et generat calorem, donec generatus calor dissipatur ab impresso circuitu tabulae. Idem dicendum est de PMOS versionis huius circuli.
Ad hunc modum duo infra adducentur, quorum utrumque commoda et incommoda habet.
N-fluvium MOSFET design
Prima solutio artificio solitarii NMOS utitur, ut in Figura IV.
Algorithmus huius ambitus est: Si altilium intentionem emissarium altilium output voltage superat, solitudo MOSFET debilitata esse debet.
Ut cum methodo NMOS supra descripto, in hoc ambitu, MN1 lateri humilis volagii coniungitur inter patina/onus et terminales altilium. Nihilominus transistores MP1 et Q1 nunc detectionem circa ambitum praebent qui MN1 in casu nexus pugnae adversae deactivate. Pugna aversans fontem MP1 erigit supra emissionem suam cum positivo difco termino coniunctam. Deinde, exhaurire MP1 currentem ad basin Q1 per R1 tradit. Deinde, Q1 shunts portam MN1 ad terram deprimit, quominus currentem in MN1 influat. R1 est refrenare currentem basim currentem ad Q1 per detectionem adversam refrenantem, dum R2 sanguinarium basim Q1 in operatione normali praebet. Auctoritatem R3 dat Q1 portae MN1 trahere ad terram. In R3/R4 dividens intentionem voltage in porta MN1 limitat ut porta intentione non multum in pugna calida PERMUTO in adversa decidere habeat. Pessimus casus est, cum patina pila iam in operando est, suum aequalem intentionem producens, et pugna adversa adnectitur. In hoc casu, necesse est quam celerrime MN1 arceatur ad tempus quo summa potestas consumitur. Haec versio specialis circuli cum R3 et R4 aptissima est applicationibus altilium acidorum 12V plumbi, sed in applicationibus inferioribus voltages ut singulae cellulae et duae cellulae lithium-ion productorum altilium, R4 eximi possunt. Capacitor C1 praebet crimen sentinam ultra-celeriter ad destruendam portam gradu MN1 in pugna contra affectum. Pessimus casus (cum pugna adversa coniuncta est, iterum patina datum est), C1 utilissimum est.
Incommodum ambitus huius est addito components requiruntur. R3/R4 divisor voltagium parvum sed continuum onus in pila creat.
Pleraque harum gracilium sunt. MP1 et Q1 cogitationes opes non sunt, et plerumque SOT23-3, SC70-3 vel minores fasciculi in promptu sunt. MN1 multum boni conductivity debet habere, quia artificio tradendi est, sed magnitudine non magna esse debet. Quia in regione alta triodis laborat et per portam multum confortata est, eius potentia consummatio nimis est humilis etiam ad machinas cum media conductivity. Exempli causa, transistores infra 100mΩ saepe in SOT23-3 involucro implicati sunt.
Figure IV: A posse contra altilium circuitu
Sed incommodum est utendi modicis Gallium est quod accessio impedimentum in serie cum patina pilae praecurrens tempus per constantem intentionem incurrentes periodum extendit. Exempli gratia, si pugna et eius wiring aequalem seriem resistentiae 100mΩ habent, et transistoris solitudo 100mΩ adhibetur, praeses tempus durante iugi intentione incurrentis periodi duplicabitur.
Circuitus deprehensio et deactivatio ex MP1 et Q1 composita non est valde festinanter ad deactivate MN1, et non necesse est esse. Quamvis MN1 altam vim consummationis in pugna contraria affectione generat, in shutdown ambitu tantum MN1 disiungo necesse est "in fine". Disiungi MN1 debet antequam MN1 tantum incalescat ut laedat. Disiunctio tempus decem microseconds aptius esse potest. E contra, criticum est MN1 inactivandi antequam connexio vicissim pilae facultatem habet patinam trahere et intentionem onerare ad valorem negativum, ergo C1 requiritur. Basically, the circuit has one AC and one DC deactivation path.
Circuitus hic temptatus est cum altilium acido plumbeo et in patina LTC4015 pugna. Ut ostenditur in Figura V, in patina altilium ON in statu est cum pugna calida inplenda est in partem adversam. Contrarium intentione in patina et onere non tradetur.
Figure 5: NMOS ambitus tutelae cum patina in statu off
Notatu dignum est MN1 opus esse V aequalem pilae voltageDS Ratum valorem et V = 1/2 altilium intentioneGS Ratum valorem. MP1 eget V = altilium intentioneDS et VGS Ratum valorem.
Figura 6 condicionem graviorem ostendit, hoc est, patina altilium in operatione normali iam facta est, cum pugna adversa calida tela est. Inversa connexio pilae discum lateris intentionis destruet usque dum deprehensio et tutelae circuitus eum ab operatione facit, patina permittens ut tuto rediret ad aequalem intentionem suam constantem. Notae dynamicae variabunt ab applicatione ad applicationem, et capacitas in patina pugnae munus magnum in ultimo eventu aget. In hoc experimento, patina altilium Q et summus capacitor tellus Q et capacitor humilis-Q polymer.
Figure 6: NMOS ambitus tutelae cum patina in operatione
In summa, commendatur uti aluminium polymer Capacitors et aluminium capacitores electrolytici in patina altilium ut meliores efficiantur in normali pugna positiva calida-plenda. Ob nimiam non-linearitatem, capacitates purae ceramicae in calido linamentis nimiam propaginem facient. Causa post haec est, quia cum intentione oritur ab 0V ad estimationem intentionis, capacitas admiratione 80% decrescit. Haec non-linearia profluvium altae venae sub humilibus intentionis condicionibus excitat, et cum intentione oritur, capacitas celeriter decrescit; Haec coniunctio letalis est quae altissima intentione LUXURIAM sistit. Pro regula pollicis, aggregatio capacitoris ceramici et humili Q, voltage-stabilis aluminii capacitoris vel etiam capaci- toris, videtur esse complexio robustissima.
P-riculum MOSFET design
Figura 7 alterum modum ostendit, quo transistor PMOS in fabrica tutelae utitur.
Figure 7: PMOS transistor transmissionis elementum versionis
In hoc circuitu, MP1 in adversa pugna deprehensio fabrica est, et MP2 inversa solitudo notae est. Utere fonte-ad-porta intentione MP1 comparare positivum pilae terminalem cum epheborum cum altilium. Si in patina terminalis intentionis altilium altior est quam in intentione altilium, MP1 deactivate principalis tradenda fabrica MP2. Si ergo pila intentione sub terra depellitur, manifestum est machinam deprehensionem MP1 tradendi fabrica MP2 ad statum off agentem (portam suam ad fontem impedientem). Nihilominus si patina pugnae capacitas est et impetuosae intentionis vel debilitatis efformat (0V), operationes supradictas perficiet.
Maxima utilitas huius circuli est quod PMOS solitudo transistoris MP2 auctoritatem non habet tradendi intentionem negativam in patina circuitionis et oneris. Figura 8. hoc clarius illustrat.
Figura VIII: Diagram de cascode effectus
Infima intentione, quae in porta MP2 per R1 effici potest, est 0V. Etiamsi exhaurire MP2 longe sub terra potentiale trahitur, fons eius notabilis intentioni pressionis deorsum non applicabit. Fons intentionis semel stillat ad V ubi transistor super terram estTHTransitor suum studium solvet et conductivity eius paulatim evanescet. Quo propius fons intentionis est ad terram potentiae, eo pondus emissio transistoris altior est. Haec linea, cum topologia simplici coniuncta, hanc methodum gratiorem reddit quam methodus NMOS supra descriptus. Comparatus cum methodo NMOS, incommoda conductivity inferioris et sumptus transistorum superiorum habet.
Quamvis simplicior quam methodus NMOS, hic circuitus magnum incommodum habet. Quamvis semper contra intentionem adversam praesidium praebet, non semper circuitus pilae coniungit. Cum porta transversa coniungitur, ut in figura ostenditur, ambitus elementum repositionis clausulae efficit, quod statum iniuriae eligere potest. Etsi difficile est consequi, locus est in quo patina intentione generatur (exempli gratia 12V), et cum altilium in intentione inferiori adhaeret (exempli gratia 8V), ambitus disiungitur.
In hoc casu fons ad portam intentionis MP1 est +4V, confirmans MP1 et deficiens MP2. Quae res in figura 9 ostenditur et intentione stabili nodi inscripta est.
Figura IX: Diagram possibilium obsidendi civitatibus uti PMOS tutelam circuitu
Ad hanc condicionem consequendam, patina iam currere debet cum pugna coniungitur. Si pila iuncta est antequam patina possit, porta intentione MP1 ab altilium penitus evellitur, ita inactivare MP1. Cum patina in commutatum est, venam moderatam (magis quam altum fluctuum currentem) gignit, quod facultatem MP1 mutandi in et MP2 depellendi minuit.
Contra, si patina antequam pila adnectitur, porta MP1 sequitur simpliciter emissarium pilae, quia a cruentatore evellitur. resistor R2. Cum pugna non coniungitur, MP1 non habet inclinationem ad convertendum et MP2 ab operatione faciendi.
Cum patina sursum currit et pila adnectitur, quaestio incidit. In hoc casu, momentanea differentia est inter patinam output et terminales pugnae, quae MP1 causat ut MP2 extra operationem capiat, quia altilium intentione patina capacitorem ad hauriendum cogit. Certamen inter facultatem MP2 facit ut crimen ex patina capacitoris et MP1 facultatem MP2 extra operationem perficiat.
Ambitus etiam probatus est cum altilium acido plumbeo et in patina pugnae LTC4015. Coniungens 6V grave-onustum copiae potentiae sicut pugnae simulator ad patina an enabled pugnae numquam trigger statum "disiungitur". Probationes factae non sunt comprehensivae et in applicationibus clavibus magis ac diligentius probentur. Etiamsi ambitus quidem inclusus est, inactivare patinam pilae et iterum efficere ut semper in reconnection eveniat.
Culpa publica demonstrari potest per ambitum abusionibus (constituendo nexum temporalem inter verticem R1 et output altilium patinae). Pronior tamen est fere credi quod ambitus sit connexus. Si connexio defectus quaestio facta est, designare potes ambitum qui pluribus machinis utitur ut in patina altilium disables. Figurae 12 circuitus exemplum pleniorem ostendit.
Figura 10 ostendit effectum custodiae PMOS ambitus cum patina debilitata.
Quaeso nota quod in quacumque condicione sit, nulla intentio negativa inter patinam altilium et onus intentionis erit.
Figura 11 ostendit ambitum in iniquo situ " patina " ingressa statum operantem cum pugna vicissim connectitur pro calido linamentis".
Effectus NMOS ambitus fere idem est. Priusquam disiungamus ambitum ut translationem transistoris MP2 ex operatione efficiat, vicissim altilium patinam et intentionem oneris leviter detrahit.
In hac circuitionis versione, transistor MP2 bis in intentione pilae V . resistere poteritDS (Unus pro patina et unus pro nexu vicissim pilae) et V aequalis altilium voltageGS. E contra, MP1 debet sustinere V aequalis intentioni pugnaeDSEt V quod est bis in intentione altiliumGS. Haec postulatio paenitenda est, ob transistores MOSFET, qui aestimabantur V .DSSemper plus rated VGS. Inveniri potest cum 30V V *GS Tolerantia et 40V VDS Transitoria tolerantia apta sunt applicationibus altilium acidorum plumbi. Ut superiores intentionis batterias sustineant, Zener diodes et resistentias currentes limites ad ambitum mitigandum adici debent.
Figura 12 exemplum circuitus ostendit qui duas gravidas acidas plumbeas in serie reclinatas tractare potest.
Figura X: PMOS tutela circuitu cum patina in statu off
Figura 11: PMOS ambitus tutelae cum patina in operatione
ADI indicium praebet quod accurate et certa credit. Nihilominus, ADI non est responsalis eius usus et praeiudicium diplomatis tertii partis vel aliorum iurium quae ex usu eius possunt provenire. Formularium mutabilium sine notitia obnoxiae. Nulla licentia utendi quibuslibet patentibus vel patentibus iuribus ADI tacite vel aliter concedatur.
Figura XII: Superior intentione contra altilium praesidium.
D1, D3 et R3 portas MP2 et MP3 ab alta intentione damna defendunt. Cum altilium adversa pugna est calida swapped, D2 impedire potest ne MP3 grid et altilium output ex cito movendo sub terra potentiale. Cum in circuitu pilae adversae vel in statu iniuriae disiunctio lockout est, MP1 et R1 deprehendi possunt, et absentis RT notae LTC4015 utere ut patina pugnae inactivare.
finitione
Potest evolvere mutationem voltage praesidii circa applicationes altilium in patina substructio. Homines aliquos circuitus progressi sunt et breves probationes gesserunt ac eventus probatos hortantur. Subtiliter nulla est quaestio pugnae adversae, sed spero methodum in hoc articulo introductam sufficientem illustrationem praebere posse, id est, simplex, humilis sumptus, solutio.
Steven Martin, altilium disco procurator design
Introduction
Plures notae modi sunt ad tractandum cum potentia copia intentionis inversio. Modus manifestissimus est coniungi diode inter copiam et onus potestatem, sed ex intentione diodi deinceps, accessus potentiae consumptionem additionalem generabit. Quamvis haec methodus sit valde simplex, diode non est utilis in applicationibus portabilibus vel tergum, quia altilium currentem haurire debet cum increpans et currentem non increpans.
Alius modus est ut unus e MOSFET circuitus in Figura 1 demonstratus adhibeatur.
Figura I: Traditional onus-parte contra praesidium
Pro circuitibus onustis, haec methodus melior est quam utens diodes, quia vis copia (altilium) voltage MOSFET boosts, inde in minus guttae intentionis et in substantia superiorum conductionum sequitur. Melior est versio huius circuli NMOS quam PMOS versio, quia discreti NMOS transistores altiorem conductivity, inferiorem sumptum et usum melius habent. In utroque ambitu, MOSFET in volvitur cum pugnae intentionis positivum est, et disiungitur cum versis altilium intentionis. Physica "haurire" de MOSFET fons potentiae fit quia maiorem potentiam habet in versione PMOS et potentiam inferiorem in NMOS versione. Cum MOSFETs electrically symmetricas in regione triodis sint, in utraque parte bene agere possunt. Cum hac methodo utens, transistor maximam VGS et VDS aestimationem habere debet quam in intentione altilium.
Infeliciter, haec methodus tantum efficax est ad circuitus laterales onerosi nec operari cum circuitibus qui pilam accusare possunt. Patina altilium potestatem generabit, MOSFET re-accommodabit et nexum cum altilium vicissim restituet. Figura 2 exemplum exhibet NMOS versionis utendi. Pugna in figura demonstrata est in statu vitioso.
Figura II: Load-parte praesidio circuitu cum altilium patina
Cum altilium coniungitur, patina altilium in statu otioso est, et onus et patina altilium e pugna adversa tuto decocuntur. Attamen, si patina ad statum operantem mutat (exempli gratia, potentiae connectoris initus adnectitur), patina intentionem inter portam et fontem NMOS gignit, quod NMOS auget, inde currentem conductionem cognoscens. Hoc vividiorem in Figura III.
Figura III, traditum contra altilium praesidium consilium irritum est ad altilium patina circuitu
Etsi onus et patina ab adversa intentione seiunguntur, magna quaestio contra MOSFET tutelae est quod nimiam potentiam consumit. In hoc casu, in patina pugna fit missionis altilium. Cum in patina pilae satis portae subsidium MOSFET praebet ad hauriendum currentem ab patina liberatum, ambitus aequilibrium perveniet. Veluti si V potentis MOSFET .TH Circiter 2V, et patina currentem sub 2V intentione praebere potest, voltatio in patina output in 2V stabiliet (detritio MOSFET in 2V + voltage altilium). Vis dissipationis in MOSFET est ICONCURSUS • (VTH V +VESPERTILIOita ut MOSFET calefaciat et generat calorem, donec generatus calor dissipatur ab impresso circuitu tabulae. Idem dicendum est de PMOS versionis huius circuli.
Ad hunc modum duo infra adducentur, quorum utrumque commoda et incommoda habet.
N-fluvium MOSFET design
Prima solutio artificio solitarii NMOS utitur, ut in Figura IV.
Algorithmus huius ambitus est: Si altilium intentionem emissarium altilium output voltage superat, solitudo MOSFET debilitata esse debet.
Ut cum methodo NMOS supra descripto, in hoc ambitu, MN1 coniungitur lateri humili volvi inter patina/onere et terminales pilae coniungitur. Nihilominus transistores MP1 et Q1 nunc detectionem circa ambitum praebent qui MN1 in casu nexus pugnae adversae deactivate. Pugna aversans fontem MP1 erigit supra emissionem suam cum positivo difco termino coniunctam. Deinde, exhaurire MP1 currentem ad basin Q1 per R1 tradit. Deinde, Q1 shunts portam MN1 ad terram deprimit, quominus currentem in MN1 influat. R1 est refrenare currentem basim currentem ad Q1 per detectionem adversam refrenantem, dum R2 sanguinarium basim Q1 in operatione normali praebet. Auctoritatem R3 dat Q1 portae MN1 trahere ad terram. R3/R4 dividens intentionem voltage in porta MN1 limitat ut porta intentione non multum in pugna calida PERMUTO in adversa decidere habeat. Pessimus casus est, cum patina pugna iam in operatione est, aequalem intentionem generans eius, et pugna adversa adnectitur. In hoc casu, necesse est quam celerrime MN1 arceatur ad tempus quo summa potestas consumitur. Haec versio peculiaris circuitionis cum R3 et R4 aptissima est applicationibus altilium acidorum 12V, sed in applicationibus inferioribus voltages ut singulae cellulae et duae cellulae lithium-ion productorum altilium, R4 eximi possunt. Capacitor C1 praebet sentinam ultra-celeriter crimen ad destruendam portam gradu MN1 in pugna contra affectum. Pessimus casus (cum pugna adversa coniuncta est, iterum patina datum est), C1 utilissimum est.
Incommodum circuli huius est, quod additamenta requiruntur. R3/R4 divisor voltagium parvum sed continuum onus in pila creat.
Pleraque harum gracilium sunt. MP1 et Q1 cogitationes opes non sunt, et plerumque SOT23-3, SC70-3 vel minores fasciculi in promptu sunt. MN1 optimam conductivity habere debet quia artificio tradendi est, sed magnitudine magna non debet esse. Quia in regione alta triodis laborat et per portam multum confortata est, eius potentia consummatio nimis est humilis etiam ad machinas cum media conductivity. Exempli causa, transistores infra 100mΩ saepe in SOT23-3 involucro implicati sunt.
Figure IV: A posse contra altilium circuitu
Autem, incommodum est utendi transistoris modici transitus quod accessio impedimentum in serie cum patina altilium in temporis assidua intentione praecipiens tempus extendit. Exempli gratia, si pugna et eius wiring aequalem seriem resistentiae 100mΩ habent, et transistoris solitudo 100mΩ adhibetur, praeses tempus durante iugi intentione incurrentis periodi duplicabitur.
Circuitus deprehensio et deactivatio ex MP1 et Q1 composita non est valde festinanter ad deactivate MN1, et non necesse est esse. Quamvis MN1 altam vim consummationis in pugna contraria affectione generat, in shutdown ambitu tantum MN1 disiungo necesse est "in fine". Disiungi MN1 debet antequam MN1 tantum incalescat ut laedat. Disiunctio tempus decem microseconds aptius esse potest. E contra, criticum est MN1 inactivandi antequam connexio vicissim pilae facultatem habet patinam trahere et intentionem onerare ad valorem negativum, ergo C1 requiritur. Basically, the circuit has one AC and one DC deactivation path.
Circuitus hic temptatus est cum altilium acido plumbeo et in patina LTC4015 pugna. Ut ostenditur in Figura V, in patina altilium ON in statu est cum pugna calida inplenda est in partem adversam. Contrarium intentione in patina et onere non tradetur.
Figure 5: NMOS ambitus tutelae cum patina in statu off
Notatu dignum est MN1 opus esse V aequalem pilae voltageDS Ratum valorem et V = 1/2 altilium intentioneGS Ratum valorem. MP1 eget V = altilium intentioneDS et VGS Ratum valorem.
Figura 6 condicionem graviorem ostendit, hoc est, patina altilium in operatione normali iam facta est, cum pugna adversa calida tela est. Connexio pilae inversae intentionem in patina parte destruet, donec deprehensio et tutelae ambitus eum ab operatione facit, patina permittens ut tuto rediret ad aequalem intentionem suam constantem. Notae dynamicae variabunt ab applicatione ad applicationem, et capacitas in patina pugnae munus magnum in ultimo eventu aget. In hoc experimento, patina altilium Q et summus capacitor tellus Q et capacitor humilis-Q polymer.
Figure 6: NMOS ambitus tutelae cum patina in operatione
In summa, commendatur uti capacitores aluminii polymerorum et aluminii capacitores electrolytici in patina altilium ut meliores effectus in normali pugna positivi calidi-plificationis meliores reddant. Ob nimiam non-linearitatem, capacitates purae ceramicae in calido linamentis nimiam propaginem facient. Causa post haec est, quia cum intentione oritur ab 0V ad estimationem intentionis, capacitas admiratione 80% decrescit. Haec non-linearitas stimulat fluxum currentium altorum sub condicionibus intentionis humilibus, et cum intentione oritur, facultas decrescit celeriter; hoc est coniunctio letalis quae ad altissima intentione overshoots ducit. Pro regula pollicis, aggregatio capacitoris ceramici et humili Q, voltage-stabilis aluminii capacitoris vel etiam capaci- toris, videtur esse complexio robustissima.
P-riculum MOSFET design
Figura 7 alterum modum ostendit, quo transistor PMOS in fabrica tutelae utitur.
Figure 7: PMOS transistor transmissionis elementum versionis
In hoc circuitu, MP1 in adversa pugna deprehensio fabrica est, et MP2 inversa solitudo notae est. Utere fonte-ad-porta intentione MP1 comparare positivum pilae terminalem cum epheborum cum altilium. Si in patina terminalis intentionis altilium altior est quam in intentione altilium, MP1 deactivate principalis tradenda fabrica MP2. Si ergo pila intentione sub terra depellitur, manifestum est machinam deprehensionem MP1 tradendi fabrica MP2 ad statum off agentem (portam suam ad fontem impedientem). Nihilominus si patina pugnae capacitas est et impetuosae intentionis vel debilitatis efformat (0V), operationes supradictas perficiet.
Maxima utilitas huius circuli est quod PMOS solitudo transistoris MP2 auctoritatem non habet tradendi intentionem negativam in patina circuitionis et oneris. Figura 8. hoc clarius illustrat.
Figura VIII: Diagram de cascode effectus
Infima intentione, quae in porta MP2 per R1 effici potest, est 0V. Etiamsi exhaurire MP2 longe sub terra potentiale trahitur, fons eius notabilis intentioni pressionis deorsum non applicabit. Fons intentionis semel stillat ad V ubi transistor super terram estTH, transistor suum studium solvet et eius conductivity paulatim evanescet. Quo propius fons intentionis est ad terram potentiae, eo pondus emissio transistoris altior est. Haec linea, cum topologia simplici coniuncta, hanc methodum gratiorem reddit quam methodus NMOS supra descriptus. Comparatus cum methodo NMOS, incommoda conductivity inferioris et sumptus transistorum superiorum habet.
Quamvis simplicior quam methodus NMOS, hic circuitus magnum incommodum habet. Quamvis semper contra intentionem adversam praesidium praebet, non semper circuitus pilae coniungit. Cum portae transversae copulatae ut ostensae sunt, ambitus elementum repositionis clausulae efficit, quae statum malum eligere potest. Etsi difficile est consequi, locus est in quo patina intentione generatur (exempli gratia 12V), et cum altilium in intentione inferiori adhaeret (exempli gratia 8V), ambitus disiungitur.
In hoc casu fons ad portam intentionis MP1 est +4V, confirmans MP1 et deficiens MP2. Quae res in figura 9 ostenditur et intentione stabili nodi inscripta est.
Figura IX: Diagram possibilium obsidendi civitatibus uti PMOS tutelam circuitu
Ad hanc condicionem consequendam, patina iam currere debet cum pugna coniungitur. Si pila iuncta est antequam patina possit, porta intentione MP1 ab altilium penitus evellitur, ita inactivare MP1. Cum patina in commutatum est, venam moderatam (magis quam altum fluctuum currentem) gignit, quod facultatem MP1 mutandi in et MP2 depellendi minuit.
Ex altera parte, si patina ante pugnae adnectitur, porta MP1 simpliciter sequitur in patina pila, quia a sanguinore resistor R2 evellitur. Cum pugna non coniungitur, MP1 non habet inclinationem ad convertendum et MP2 ab operatione faciendi.
Cum patina sursum currit et pila adnectitur, quaestio incidit. In hoc casu, momentanea differentia est inter patinam output et terminales pugnae, quae MP1 causat ut MP2 extra operationem capiat, quia altilium intentione patina capacitorem ad hauriendum cogit. Certamen inter facultatem MP2 facit ut crimen ex patina capacitoris et MP1 facultatem MP2 extra operationem perficiat.
Ambitus etiam probatus est cum altilium acido plumbeo et in patina pugnae LTC4015. Coniungens 6V grave-onustum copiae potentiae sicut pugnae simulator ad patina an enabled pugnae numquam trigger statum "disiungitur". Probationes factae non sunt comprehensivae et in applicationibus clavibus magis ac diligentius probentur. Etiamsi ambitus quidem inclusus est, inactivare patinam pilae et iterum efficere ut semper in reconnection eveniat.
Culpa publica demonstrari potest per ambitum abusionibus (constituendo nexum temporalem inter verticem R1 et output altilium patinae). Pronior tamen est fere credi quod ambitus sit connexus. Si connexio defectus quaestio facta est, designare potes ambitum qui pluribus machinis utitur ut in patina altilium disables. Figurae 12 circuitus exemplum pleniorem ostendit.
Figura 10 ostendit effectum custodiae PMOS ambitus cum patina debilitata.
Quaeso nota quod in quacumque condicione sit, nulla intentio negativa inter patinam altilium et onus intentionis erit.
Figura 11 ostendit ambitum in iniquo situ " patina " ingressa statum operantem cum pugna vicissim connectitur pro calido linamentis."
Effectus NMOS ambitus fere idem est. Priusquam disiungamus ambitum ut translationem transistoris MP2 ex operatione efficiat, vicissim altilium patinam et intentionem oneris leviter detrahit.
In hac circuitionis versione, transistor MP2 bis in intentione pilae V . resistere poteritDS (Unus pro patina et unus pro nexu vicissim pilae) et V aequalis altilium voltageGS. E contra, MP1 debet sustinere V aequalis intentioni pugnaeDSEt V quod est bis in intentione altiliumGS. Haec postulatio paenitenda est, ob transistores MOSFET, qui aestimabantur V .DSSemper plus rated VGS. Inveniri potest cum 30V V *GS Tolerantia et 40V VDS Transitoria tolerantia apta sunt applicationibus altilium acidorum plumbi. Ut superiores intentionis batterias sustineant, Zener diodes et resistentias currentes limites ad ambitum mitigandum adici debent.
Figura 12 exemplum circuitus ostendit qui duas gravidas acidas plumbeas in serie reclinatas tractare potest.
Figura X: PMOS tutela circuitu cum patina in statu off
Figura 11: PMOS ambitus tutelae cum patina in operatione
ADI indicium praebet quod accurate et certa credit. Nihilominus, ADI non est responsalis eius usus et praeiudicium diplomatis tertii partis vel aliorum iurium quae ex usu eius possunt provenire. Formularium mutabilium sine notitia obnoxiae. Nulla licentia utendi quibuslibet patentibus vel patentibus iuribus ADI tacite vel aliter concedatur.
Figura XII: Superior intentione contra altilium praesidium.
D1, D3 et R3 portas MP2 et MP3 ab alta intentione damna defendunt. Cum altilium adversa pugna est calida swapped, D2 impedire potest ne MP3 grid et altilium output ex cito movendo sub terra potentiale. Cum in circuitu pilae adversae vel in statu iniuriae disiunctio lockout est, MP1 et R1 deprehendi possunt, et absentis RT notae LTC4015 utere ut patina pugnae inactivare.
finitione
Aversa intentione tutelae circuitus ad applicationes patinae altilium innixas explicari possunt. Homines aliquos circuitus progressi sunt et breves probationes gesserunt ac eventus probatos hortantur. Subtiliter nulla est quaestio pugnae adversae, sed spero methodum in hoc articulo introductam sufficientem illuminationem praebere posse, id est, simplex, humilis sumptus, solutio.
Vincula: NL6448BC33-59D FS450R12KE3