Memikirkan reka bentuk sistem dalam pakej masa depan yang akan menggunakan kira-kira 1kW, Intel telah menggunakan proses 16nm finfet cmos untuk mencipta prototaip 52 penukar buck fasa yang boleh dibina ke dalam IC sedemikian, yang ia dedahkan pada Persidangan Litar Keadaan Pepejal Antarabangsa di San Francisco.
Titik beban dc-dc mengambil 2V dan boleh menyampaikan 200A (puncak 624A) pada tahap sub-volt terkawal - beroperasi pada 200A akan serasi dengan seumur hidup 5 tahun dalam penggunaan sebenar, kata syarikat itu.
Dalam demonstrasi, fasa-fasa telah dijalin dan selari untuk membentuk pensuisan penukar empat fasa pada 65MHz. Kecekapan puncak ialah 87%.
Komponen pasifnya ialah kapasitor MIM dan induktor dalam pakej satu-per-fasa ~2.4nH yang diperbuat daripada konduktor dan lapisan magnet setebal 730μm.
Jumlah ketinggian ialah ~2mm termasuk pakej dan lampiran bola jika ia dikonfigurasikan sebagai peranti berdiri sendiri untuk bahagian belakang PCB, atau ia boleh digunakan sebagai serpihan mati kosong dalam sistem dadu bertindan-dalam-modul.
Litar pada cip ujian menduduki 11 x 3mm dadu 12 x 4mm, dan dua daripadanya telah dibungkus dengan tiga acuan beban ujian tersuai yang menyediakan beban langkah terkawal untuk pengukuran.
ISSCC 2024 kertas 28.6: Input 87V 2% cekap, voltan 200A pengatur ciplet membolehkan penghantaran kuasa menegak dalam sistem-pada-pakej berbilang kW
ISSCC, Persidangan Litar Keadaan Pepejal Antarabangsa tahunan di San Francisco, ialah tingkap kedai dunia untuk kemajuan litar yang bertujuan untuk IC – Para hadirin didedahkan, secara literal, kepada teknologi terkini.
Kredit imej ISSCC 2024 Intel