Considerando projetos futuros de sistema em pacote que consumirão cerca de 1 kW, a Intel usou um processo CMOS finfet de 16 nm para criar um protótipo de conversor buck de 52 fases que pode ser integrado a esses ICs, revelado na Conferência Internacional de Circuito de Estado Sólido em São Francisco.
O ponto de carga CC-CC absorve 2 V e pode fornecer 200 A (pico de 624 A) em níveis regulados de subtensão – operar a 200 A seria compatível com uma vida útil de 5 anos em uso real, disse a empresa.
Na demonstração, as fases foram intercaladas e colocadas em paralelo para formar um conversor quadrifásico comutado a 65MHz. A eficiência máxima é de 87%.
Seus componentes passivos são capacitores MIM e indutores integrados de ~ 2.4nH, um por fase, feitos de condutores e uma camada magnética de 730 μm de espessura.
A altura total é de aproximadamente 2 mm, incluindo pacote e fixação de esfera, se estiver configurado como um dispositivo independente para a parte traseira de uma PCB, ou pode ser usado como um chiplet de matriz nua dentro de um sistema de matriz empilhada.módulo.
Os circuitos no chip de teste ocupavam 11 x 3 mm de uma matriz de 12 x 4 mm, e dois deles foram embalados com três matrizes de carga de teste personalizadas que forneciam cargas escalonadas controladas para medição.
Documento ISSCC 2024 28.6: Uma entrada de 87 V 2% eficiente, tensão de 200 A regulador chiplet que permite o fornecimento vertical de energia em sistemas integrados de vários kW
ISSCC, a Conferência Internacional Anual de Circuitos de Estado Sólido em São Francisco, é a vitrine mundial para avanços em circuitos voltados para CIs – os participantes são expostos, literalmente, ao que há de mais moderno.
Crédito da imagem ISSCC 2024 Intel