Os chips permitem a integração heterogênea de vários nós de processo e materiais para maximizar o desempenho. UCIe é um novo padrão de interconexão die-to-die para conectividade entre chips de alta largura de banda, baixa latência, eficiência energética e custo-benefício. UCIe também é a primeira especificação a incluir uma interface compatível com links ópticos.
Os grandes sistemas de computação necessários para dar suporte a aplicações de computação de alto desempenho (HPC), como inteligência artificial (IA) e aprendizado de máquina (ML), estão se tornando cada vez mais difíceis de construir. Nas arquiteturas convencionais, a densidade dos recursos de computação e memória está aumentando, criando gargalos de largura de banda e desafios de interconexão. A alta densidade de hardware também causa desafios de energia e refrigeração.
Desagregação e interconexões ópticas
As interconexões ópticas podem suportar larguras de banda muito maiores em comparação com o cobre. Isso pode permitir que os recursos de computação e memória sejam desagregados e distribuídos, apoiando a alocação flexível e dinâmica de recursos e melhor desempenho energético e térmico.
Mas essa é apenas uma solução de curto prazo. Espera-se que o gargalo de largura de banda migre do data center e dos níveis de rack para chips individuais. Hoje, são necessárias interconexões ópticas para suportar a conectividade de chips com o sistema mais amplo. Em seguida, as interconexões de cobre serão insuficientes dentro dos chips e precisarão ser substituídas por soluções ópticas.
Os chips fornecem aos designers uma nova ferramenta para lidar com a necessidade de maior desempenho, suportando um mar de núcleos heterogêneos e memória 3D empilhada (Figura 1). Isso é ótimo, mas também aumenta a demanda por alta largura de banda, baixa latência, eficiência energética e interconexões econômicas.
Calcular link expresso
UCIe é complementar ao protocolo CXL (Compute Express Link) de camada superior. O CXL foi projetado para ser executado em uma camada física PCIe e oferecer suporte à conectividade de rack e data center. Foi expandido para funcionar com a camada física UCIe. O objetivo é oferecer suporte à conectividade fora do chip a partir do nível do rack e superior, usando retimmers UCIe para oferecer suporte a interconexões ópticas. Espera-se que a combinação de interconexões ópticas CXL e UCIe suporte menor consumo de energia, menor latência e maiores larguras de banda do que pode ser alcançado usando cabeamento óptico ativo e Ethernet.
Os grupos UCIe e CXL estão trabalhando para expandir as especificações de E/S relacionadas à óptica. Por exemplo, o UCIe oferece suporte ao pooling ou agregação de recursos em data centers em servidores blade usando chips de E/S PCIe/CXL ou rack a rack usando chips ópticos que integram o UCIe.
Em um caso, foi desenvolvido um chiplet de E/S óptica, usando um barramento de interface personalizado, compatível com UCIe e projetado para suportar a próxima geração de arquiteturas de computação HPC em chips. Esta solução inclui um chiplet de E/S óptica (OIO) integrado e uma fonte de luz laser que pode caber em uma plataforma compatível com UCIe. Cada chiplet OIO suporta uma largura de banda de até 2 Terabits/segundo (Tbps), o equivalente a 64 pistas PCIe Gen5.
Em outro exemplo de interconexões ópticas para chips, matrizes de micro-LEDs foram empilhadas em 3D em um IC de interface CMOS que agrupa detectores de silício. Esta nova arquitetura de interconexão óptica permite links de baixa potência com menos de 1pJ/bit e alcance de até 10m. A arquitetura paralela das interconexões foi projetada para corresponder às amplas arquiteturas de barramento interno de dispositivos como CPUs, GPUs e grandes ASICs, eliminando a necessidade de interfaces de serialização-desserialização (SerDes) que consomem muita energia. Ele permite a separação de dispositivos como GPUs e memória de alta largura de banda (HBM), melhorando o desempenho térmico de sistemas HPC (Figura 2).
Resumo
UCIe foi desenvolvido para atender às necessidades de integração de chips. Inclui uma interface adequada para interconexões ópticas e de cobre dentro do chiplet. Quando combinado com o protocolo CXL, pode estender a conectividade óptica a sistemas externos, como racks em data centers. As plataformas OIO iniciais baseadas em UCIe estão começando a aparecer para designs avançados.
Referências
AI e LLMs limitados por largura de banda de memória, Avicena
Habilitando interconexões ópticas usando o novo padrão UCIe, Ayer Labs
Como as interconexões ópticas permitem a desagregação do data center, Synopsys
Aproveitando a conectividade óptica chip a chip para liberar todo o potencial da IA, Edge AI + Vision Alliance
SoCs Multi-Die ganhando força com a introdução de UCIe e Synopsys
Duas Startups estão trazendo Fibra para o Processador, IEEE Spectrum