Usando uma solução simples baseada em sonda, você pode identificar rapidamente a sensibilidade online do PDN, incluindo a localização da fonte de jitter do clock.
O ruído da rede de distribuição de energia (PDN) é um dos problemas mais comuns em aplicações de baixa energia. Esteja você fornecendo energia para ADCs, relógios, LNAs, redes de dados digitais ou aplicativos de RF sensíveis, ajustar a fonte de alimentação corretamente é fundamental. Esses circuitos sensíveis podem ser perturbados pelo ruído da fonte de alimentação de alguns milivolts ou menos. Devido a essa extrema sensibilidade e à interação entre a fonte de alimentação, a rede de distribuição e a carga, muitas vezes é necessário solucionar o problema da fonte de alimentação.
Devido à interação entre a impedância da fonte e a impedância da carga, a solução de problemas deve ser realizada no o circuito, e o acesso físico geralmente é muito limitado. Como resultado, isso pode ser um processo demorado.
Mesmo em circuitos que parecem estar totalmente funcionais, a sensibilidade da fonte de alimentação é geralmente avaliada. Esta é a melhor maneira de identificar problemas potenciais que podem surgir devido à operação e tolerância ambiental.
Neste aplicativo de amostra, demonstraremos algumas ferramentas de teste simples que serão usadas em conjunto com seu analisador de espectro e rede para ajudar a apoiar investigações de fontes de ruído de fonte de alimentação.
A Figura 1 mostra a placa de demonstração de treinamento Picotest VRTS3, que inclui uma variedade de circuitos de exemplo para suportar vários tipos de medições.
Figura 1: Placa de demonstração de treinamento Picotest VRTS3, mostrando o LDO e o layout do relógio.
Um desses circuitos de exemplo é um clock de 125 MHz (OSC401) alimentado por um low dropout (LDO). regulador (U301). A chave DIP de quatro posições (S301) pode ser usada para conectar ou desconectar quatro saídas diferentes capacitores com o LDO para alterar a estabilidade da fonte de alimentação.
O diagrama esquemático do circuito da Figura 2 mostra o regulador linear LDO (LT1086), que fornece energia ao oscilador de clock de 125 MHz OSC401 através de uma chave deslizante (SEL1). Vale a pena notar que o desacoplamento de 0.01 uF capacitor C402 (à direita).
Figura 2: LDO e circuito de relógio
O uso de um gerador de harmônico de banda larga e uma ponta de prova de linha de transmissão passiva de 1 porta pode rápida e facilmente realizar a identificação da sensibilidade ao ruído da fonte de alimentação.
O pente harmônico J2150A fornece uma fonte de ruído de banda larga com impedância de saída de 50Ω. Ele está contido em uma forma de “stick” USB ultra-portátil. Os combs harmônicos fornecem ruído na faixa de frequência de 1kHz a mais de 1GHz em três faixas de frequência. A faixa é centrada em 1kHz, 100kHz e 8MHz. Os harmônicos são gerados pelo jitter de tempo e frequência do pulso de saída. O pente pode abranger automaticamente essas faixas ou pode ser travado em uma única faixa de frequência. Embora a maioria dos instrumentos tenha várias portas USB não utilizadas, o pente também pode ser alimentado por uma bateria reserva de telefone celular popular para fornecer uma solução portátil.
Um DC de banda larga módulo geralmente é incluído entre o injetor pente e a sonda para isolar a impedância de 50Ω DC do circuito em teste. O espectro do relógio pode ser visualizado em um osciloscópio com um analisador de espectro opcional, um analisador de fonte de sinal ou um analisador de espectro. A estabilidade e impedância distribuída do Voltagem regulador pode ser facilmente visto como bandas laterais ou jitter no espectro do clock.
Figura 3: Este espectrograma do osciloscópio destaca o spur do relógio em aproximadamente 6 MHz. Essas ramificações são usadas para demonstrar uma técnica de solução de problemas simples e rápida.
A sonda de linha de transmissão Picotest é única. Ele pode fornecer ganho de unidade e conexão bidirecional de 50Ω para vários instrumentos por meio de uma variedade de sondas de navegador confortáveis para detectar redes de distribuição de energia. Conforme mostrado neste exemplo, isso permite que a ponta de prova seja usada para injetar o sinal ou use a mesma ponta de prova para medir o ruído. A conexão da sonda é um conector universal 50Ω SMA, que pode ser conectado à maioria dos instrumentos.
Neste exemplo, a estrutura do pente harmônico usa uma ponta de prova de 1 porta para injetar sinais de banda larga na capa de desacoplamento (C402) do relógio, conforme mostrado na Figura 4. Monitore o espectro de frequência do relógio no conector SMA J3.
Figura 4: ferramenta simples, mas eficaz, oferece suporte a consulta PDN e avaliação de jitter de clock. Inclui um gerador de sinal de banda larga harmônico J2150A (à esquerda) e uma ponta de prova passiva de 1Ω bidirecional de 2 porta (centro) e 50 portas e isolador CC (à esquerda).
Movendo o ponto de injeção de ruído para o regulador linear (igual ao traçado da placa de circuito impresso, mas localizado a jusante do clock), notamos que em -45dBc na Figura 7, o ruído da banda lateral do clock é muito menor. Esta informação nos diz que o ressonador está entre o regulador e o relógio. A ressonância inclui a indutância dos traços da placa de circuito impresso e o capacitor de desacoplamento C402.
Figura 5: O pente harmônico J2150A (a inserção na Figura 3) é conectado à sonda de 1 porta através do bloqueador P2130A DC e usado para injetar o sinal no C402 (o VDD do oscilador de relógio de 125 MHz). Monitore o espectro do relógio no conector SMA J3.
Posicionando a ressonância no relógio, podemos usar o valor do capacitor de desacoplamento (10 nF) e a frequência de ressonância de 7.5 MHz (7.5 MHz) para calcular a impedância característica da conexão PCB. A impedância característica pode ser calculada como 1 / (2 * PI * 7.5 MHz * 10 nF), que é 2.1Ω neste caso. Colocar a chave SEL1 na posição central (DESLIGADA) irá inserir um 2.4Ω Resistor (R305) entre o regulador linear e o relógio para suprimir a ressonância. Conforme mostrado na Figura 8, as bandas laterais do espectro de clock de 7 MHz são eliminadas, o que mostra que a ressonância pode ser efetivamente suprimida aumentando a resistência em série entre o regulador linear e o clock.
Figura 6: A consulta PDN usando o conjunto de sinal de padrão de pesquisa comb mostra uma ressonância de aproximadamente 7.5 MHz, conforme visto nas bandas laterais espectrais em torno da frequência fundamental do relógio. Observe que o valor de pico é de aproximadamente -30 dBc.
Usando um analisador de rede vetorial (VNA) para medir a impedância do capacitor de desacoplamento do relógio, os efeitos de ressonância e amortecimento podem ser facilmente confirmados. A Figura 9 mostra os resultados da medição de dois capacitores de saída do regulador linear diferentes e a inserção do R305.
Figura 7: Ao injetar ruído em diferentes locais dentro do PDN, a fonte de ruído pode ser localizada rapidamente. Observe que a banda lateral é cerca de 15dB mais baixa do que na Figura 6. Isso nos diz que a ressonância ocorre no clock e não no regulador.
Embora as bandas laterais não pareçam tão severas, elas podem afetar significativamente o desempenho, muito mais severo do que outros aspectos. Primeiro, observe que a banda lateral na Figura 3 aparece em 6 MHz, e determinamos que a ressonância do PCB está em 7.5 MHz. Em segundo lugar, os resultados da medição na Figura 9 mostram que a 6 MHz, a impedância é cerca de 5 dB menor do que a impedância no pico de 7.5 MHz, e a 9 MHz, a impedância é cerca de 15 dB menor do que a impedância no pico de 7.5 MHz .
Figura 8: A banda lateral do relógio de 7 MHz é eliminada pela inserção de um resistor em série entre o regulador e o relógio, suprimindo assim a ressonância do PCB.
Então, o que inspirou a ressonância? Um regulador de ponto de comutação de carga (POL) de 2.8 MHz também é fornecido na placa de demonstração VRTS3. O segundo e terceiro harmônicos estão próximos o suficiente do pico de ressonância para gerar ruído de clock. Podemos determinar a frequência de comutação POL como gerador de ruído porque uma chave de habilitação está incluída na placa de treinamento do VRTS3 para essa finalidade. Se o regulador de comutação for desligado, a banda lateral do clock de 6 MHz desaparecerá. Isso também explica claramente por que estamos perguntando sobre o circuito, mesmo que o circuito pareça estar funcionando corretamente.
Figura 9: Em dois capacitores de saída do regulador linear diferentes (selecionados pela chave S301), a ressonância de 7.5 MHz (vermelho, traço azul) pode ser vista claramente. A inserção de um resistor de 2.4Ω pode suprimir a ressonância (traço verde), reduzindo assim a impedância em 7.5 MHz em aproximadamente 15 dB.
A frequência de operação do regulador de chaveamento tem uma tolerância de 750 kHz e o capacitor de desacoplamento também tem uma tolerância. Essas tolerâncias podem facilmente mover o segundo harmônico do regulador de chaveamento para a frequência que aparece no pico de impedância, aumentando significativamente o ruído do clock. Embora seja improvável que você veja esse alinhamento de frequência no teste nominal, é mais provável que você aprenda sobre seu alinhamento de frequência por meio desta pesquisa PDN.
Ao todo, determinamos rapidamente a sensibilidade do PDN, o que levou a um aumento no jitter do clock. Determinamos o ruído, determinamos a fonte de ruído e a impedância característica e corrigimos facilmente o problema achatando a impedância do barramento de alimentação no clock. Usando um gerador de harmônicos altamente portátil (Picotest J2150A), uma ponta de prova portátil de 1 porta (Picotest P2100A) e um osciloscópio (Keysight Infiniium S), todas as operações podem ser concluídas em apenas alguns minutos.
O Picotest fornece uma variedade de soluções agrupadas para otimizar, testar e solucionar problemas de integridade de energia, como jitter de clock, e oferece suporte a vários instrumentos e domínios de medição. O recém-lançado gerador harmônico comb J2150A é usado em conjunto com a ponta de prova de 2100 porta P1A. Embora seja poderoso, é apenas uma solução.