Codasip übernimmt Imperas für die RISC-V-Prozessorverifizierung
Codasip hat bekannt gegeben, dass es die Referenzdesigns von Imperas und die Imperas DV-Lösung für Codasip IP übernommen hat.
Als führender Anbieter von anpassbarem RISC-V-Prozessor-IP hat Codasip stark in die Prozessorverifizierung investiert, um qualitativ hochwertige RISC-V-Prozessoren bereitzustellen.
Codasip hat goldene Referenzmodelle von Imperas in seine DV-Testbenches aufgenommen, um einen effizienten Verifizierungsablauf zu gewährleisten, der eine breite Palette flexibler Funktionen und Optionen unterstützt und gleichzeitig über die gesamte Roadmap zukünftiger Kerne skaliert, um eine rigorose Bestätigung der funktionalen Qualität zu ermöglichen.
RISC-V ist eine modulare Architektur, die mehrere Permutationen von Basisanweisungen, optionalen Standarderweiterungen und benutzerdefinierten Anweisungen bietet – was Bedenken hinsichtlich der Implementierungen und des Fragmentierungsrisikos aufwirft.
Die internen Tests von Codasip verwenden bereits ein internes instruktionsgenaues Modell, mehrere Quellen für direkte und zufällige Tests (intern und extern bereitgestellt) und mehrere verschiedene Technologien, um die Prozessorkonformität zu überprüfen und sicherzustellen. Die konfigurierbaren Referenzmodelle von Imperas sind bereits vollständig getestet und bieten alle Konfigurationsoptionen, die für diese umfassende Sicht erforderlich sind.
Das Codasip-Engineering-Team mit Sitz in Sophia-Antipolis, Frankreich, prüfte die Herausforderungen der sich entwickelnden RISC-V-Spezifikationen, das vollständige IP-Portfolio von Codasip-Prozessoren, Erweiterungen und konfigurierbare Funktionen sowie zukünftige Roadmap-Pläne und stellte fest, dass die Imperas-Lösungen die betriebliche Arbeitsbelastung und Skalierungsanforderungen.
Das Codasip-Engineering-Team richtete die Infrastruktur und Test-Frameworks rund um die Imperas RISC-V-Referenzmodelle ein, um alle Konfigurationen effizient zu testen und sich an neue Roadmap-Funktionen anzupassen.
„Imperas sind die Pioniere in der Simulation Technologie und Prozessorverifizierung für RISC-V“, sagte Philippe Luc, Verification Director Codasip. „Obwohl die Prozessorverifizierung kein neues Problem ist, gibt es viele RISC-V-Anbieter mit Anpassung und verschiedenen Verifizierungs- oder Konformitätsstufen: Kunden sind berechtigterweise sowohl über die Qualität als auch über die Fragmentierung besorgt.
„Codasip ist sehr stolz auf unseren rigorosen Ansatz zur Verifizierung und die Verwendung von Imperas als wichtigen Teil unseres Qualitätsprozesses, der unsere Differenzierung weiter ausbaut. Die Unabhängigkeit, der Ruf und die technische Stärke von Imperas geben unseren Kunden weitere Sicherheit bei unseren 'Klassenbesten' RISC-V-Prozessoren.“
Simon Davidmann, CEO von Imperas, fügte hinzu: „Die Design-Verifizierung dieses Prozessor-IP ist von grundlegender Bedeutung dafür, dass Codasip auch auf dem Weg zur nächsten Generation seines IP weiterhin die hochwertigsten Prozessoren liefern kann. Jede zusätzliche optionale Funktion verdoppelt ungefähr den Verifizierungsaufwand. Der Imperas-Ansatz unterstützt die Entwicklung von Codasip durch die Anwendung von Continuous Integration/Continuous Development auf eine anspruchsvolle Prozessor-DV-Umgebung durch Simulation und bietet einen Effizienzvorteil ohne Kompromisse bei optionalen Funktionen.“