Codasip adopta Imperas para la verificación del procesador RISC-V
Codasip ha anunciado que ha adoptado los diseños de referencia de Imperas y la solución Imperas DV para Codasip IP.
Líder en IP de procesadores RISC-V personalizables, Codasip ha invertido mucho en la verificación del procesador para ofrecer procesadores RISC-V de alta calidad.
Codasip ha incluido modelos de referencia dorados de Imperas en sus bancos de prueba DV para garantizar un flujo de verificación eficiente que se adapta a una amplia gama de características y opciones flexibles mientras escala a lo largo de toda la hoja de ruta de núcleos futuros para permitir una confirmación rigurosa de la calidad funcional.
RISC-V es una arquitectura modular que ofrece múltiples permutaciones de instrucciones base, extensiones opcionales estándar e instrucciones personalizadas, lo que genera preocupaciones sobre las implementaciones y el riesgo de fragmentación.
Las pruebas internas de Codasip ya utilizan un modelo interno de instrucción precisa, varias fuentes de pruebas directas y aleatorias (proporcionadas interna y externamente) y varias tecnologías diferentes para verificar y garantizar el cumplimiento del procesador. Los modelos de referencia configurables de Imperas ya están completamente probados y habilitan todas las opciones de configuración necesarias para admitir esta vista integral.
El equipo de ingeniería de Codasip con sede en Sophia-Antipolis, Francia, revisó los desafíos de las especificaciones de RISC-V en evolución, la cartera completa de IP de procesadores Codasip, las extensiones y las funciones configurables, además de los planes futuros de la hoja de ruta y descubrió que las soluciones de Imperas eran capaces de soportar el carga de trabajo operativa y requisitos de escala.
El equipo de ingeniería de Codasip configuró la infraestructura y los marcos de prueba en torno a los modelos de referencia Imperas RISC-V para probar de manera eficiente todas las configuraciones con la capacidad de adaptarse a las nuevas funciones de la hoja de ruta.
“Imperas son los pioneros en simulación la tecnología y verificación del procesador para RISC-V”, dijo Philippe Luc, director de verificación de Codasip. “Si bien la verificación del procesador no es un problema nuevo, existen muchos proveedores de RISC-V, con personalización y varios niveles de verificación o conformidad: los clientes están legítimamente preocupados tanto por la calidad como por la fragmentación.
“Codasip está muy orgulloso de nuestro riguroso enfoque de verificación y el uso de Imperas como una parte importante de nuestro proceso de calidad amplía nuestra diferenciación. La independencia, la reputación y la solidez técnica de Imperas brindan a nuestros clientes una mayor seguridad en nuestros procesadores RISC-V 'mejores en su clase' ”.
Simon Davidmann, CEO de Imperas agregó: “La verificación del diseño de la IP de este procesador es fundamental para que Codasip continúe ofreciendo procesadores de la más alta calidad a medida que avanza hacia la próxima generación de su IP. Cada característica opcional adicional duplica aproximadamente la carga de trabajo de verificación. El enfoque de Imperas respalda el desarrollo de Codasip mediante la aplicación de integración continua / desarrollo continuo a un entorno de procesador DV sofisticado mediante el uso de simulación y ofrece una ventaja de eficiencia sin comprometer las características opcionales ".