Durch die Zusammenarbeit soll das SoC-Design für Hyperscale-Computing beschleunigt werden
Cadence Design Systems hat bekannt gegeben, dass es den Cadence Digital 20.1 Full Flow für die fortschrittlichen Prozesstechnologien von Samsung Foundry auf bis zu 4 nm optimiert hat.
Als Folge der Zusammenarbeit des Unternehmens können Designer jetzt Cadence-Tools verwenden, um optimale Leistung, Leistung und Fläche (PPA) zu erzielen und präzises First-Pass-Silizium für Hyperscale-Computing-Anwendungen bereitzustellen.
Der digitale 20.1-Flow von Cadence ist in der Lage, Funktionen bereitzustellen, die gut für die fortschrittlichen Prozesstechnologien von Samsung Foundry geeignet sind. Zum Beispiel das iSpatial Technologie ermöglicht einen nahtlosen Übergang von der Genus-Syntheselösung zum Innovus-Implementierungssystem unter Verwendung einer gemeinsamen Benutzeroberfläche und Datenbank.
Mithilfe der Funktionen für maschinelles Lernen (ML) können Benutzer auch ihre vorhandenen Designs nutzen, um die GigaOpt-Optimierungstechnologie zu trainieren, um die Designmargen im Vergleich zu herkömmlichen Orts- und Routenabläufen zu begrenzen.
In Kombination mit einer leistungsstarken Clock-Mesh-Architektur bietet die digitale GigaPlace XL-Technologie eine gleichzeitige Platzierung von Makros und Standardzellen, die eine automatisierte Planung des Bodens ermöglicht und eine bessere Designerproduktivität sowie eine deutlich verbesserte Kabellänge und Leistung bietet. Einheitliche Implementierungs-, Timing- und IR-Signoff-Engines verbessern die Signoff-Konvergenz und reduzieren Design-Margen und Iterationen.
Um den Entwurfsprozess in den fortschrittlichen Prozesstechnologien von Samsung Foundry zu beschleunigen, werden jetzt Beispielabläufe für gängige HPC-Aufgaben (High Performance Computing) bereitgestellt, z. B. gleichzeitige Platzierung von Makros und Standardzellen, Taktnetz, ausgeglichene H-Tree-Taktverteilung, Stromversorgungsnetzwerk und IR-Optimierung.
Der vollständige Cadence RTL-zu-GDS-Fluss, der für den Samsung Foundry-Prozess optimiert wurde, umfasst die Gattungssyntheselösung, die Cadence Modus DFT-Softwarelösung, das Innovus-Implementierungssystem, die Quantus-Extraktionslösung, die Tempus Timing Signoff-Lösung, die Tempus ECO-Option, die Tempus Power Integrity-Lösung und Voltus IC Power Integrity Solution, Konforme Äquivalenzprüfung, Konforme Niedrigleistung, Litho Physical Analyzer und CMP Predictor.
"Mit der ständigen Innovation im Bereich Hyperscale Computing und autonomes Fahren steigt die Nachfrage nach HPC-Kapazität ständig", sagte Sangyun Kim, Vizepräsident des Foundry Design Technology-Teams bei Samsung Electronics. „Durch die Kombination der neuesten fortschrittlichen Prozessknoten von Samsung Foundry mit dem digitalen Vollfluss Cadence 20.1 können unsere Kunden ihre Designziele schnell und effizient erreichen.“
"Der neu optimierte digitale Cadence-Fluss macht es Kunden viel einfacher, PPA-Ziele mithilfe der fortschrittlichen Prozesstechnologien von Samsung Foundry zu erreichen", sagte Michael Jackson, Corporate Vice President für Forschung und Entwicklung in der Digital & Signoff-Gruppe bei Cadence. "Durch die Erweiterung unserer langjährigen Zusammenarbeit mit Samsung Foundry können Designer die validierten HPC-Methoden von Samsung Foundry schnell anwenden, um rechtzeitig eine außergewöhnliche Siliziumleistung zu erzielen."