การทำงานร่วมกันมีลักษณะที่จะเร่งการออกแบบ SoC คอมพิวเตอร์ที่มีสเกลสูงขึ้น

Cadence Design Systems ได้เปิดเผยว่าได้เพิ่มประสิทธิภาพ Cadence digital 20.1 full flow สำหรับเทคโนโลยีขั้นสูงของ Samsung Foundry ลงเหลือ 4 นาโนเมตร

ผลจากการที่นักออกแบบการทำงานร่วมกันของ บริษัท สามารถใช้เครื่องมือ Cadence เพื่อให้ได้พลังงานประสิทธิภาพและพื้นที่ (PPA) ที่เหมาะสมที่สุดและส่งมอบซิลิกอนผ่านทางแรกที่แม่นยำสำหรับแอปพลิเคชันคอมพิวเตอร์ระดับไฮเปอร์สเกล

โฟลว์ดิจิทัล 20.1 ของ Cadence สามารถมอบความสามารถที่เหมาะสมอย่างยิ่งกับเทคโนโลยีกระบวนการขั้นสูงของ Samsung Foundry ตัวอย่างเช่น iSpatial เทคโนโลยี ช่วยให้สามารถเปลี่ยนจากโซลูชันการสังเคราะห์ Genus ไปเป็น Innovus Implementation System ได้อย่างราบรื่นโดยใช้อินเทอร์เฟซผู้ใช้และฐานข้อมูลทั่วไป

ความสามารถของแมชชีนเลิร์นนิง (ML) ช่วยให้ผู้ใช้สามารถใช้ประโยชน์จากการออกแบบที่มีอยู่เพื่อฝึกฝนเทคโนโลยีการเพิ่มประสิทธิภาพ GigaOpt เพื่อ จำกัด ระยะขอบของการออกแบบเมื่อเทียบกับโฟลว์สถานที่และเส้นทางแบบเดิม

เมื่อรวมกับสถาปัตยกรรมตาข่ายนาฬิกาที่มีประสิทธิภาพสูงเทคโนโลยี GigaPlace XL แบบดิจิทัลนำเสนอมาโครพร้อมกันและการจัดวางเซลล์มาตรฐานที่ช่วยให้สามารถวางแผนผังโดยอัตโนมัติได้ให้ประสิทธิภาพการทำงานของนักออกแบบที่ดีขึ้นและความยาวสายไฟและกำลังไฟที่ดีขึ้นอย่างเห็นได้ชัด เอ็นจิ้นการใช้งานการกำหนดเวลาและการลงชื่อเข้าใช้แบบรวมช่วยเพิ่มการรวมสัญญาณและลดระยะขอบของการออกแบบและการทำซ้ำ

เพื่อเร่งกระบวนการออกแบบในเทคโนโลยีขั้นสูงของ Samsung Foundry ตอนนี้โฟลว์ตัวอย่างมีให้สำหรับงานคอมพิวเตอร์ประสิทธิภาพสูงทั่วไป (HPC) เช่นมาโครพร้อมกันและการจัดวางเซลล์มาตรฐานตาข่ายนาฬิกาการกระจายนาฬิกา H Tree ที่สมดุลเครือข่ายการส่งพลังงานและ การเพิ่มประสิทธิภาพ IR

โฟลว์ RTL-to-GDS Cadence ที่สมบูรณ์แบบที่ปรับให้เหมาะสมสำหรับกระบวนการ Samsung Foundry ประกอบด้วย Genus Synthesis Solution, Cadence Modus DFT Software Solution, Innovus Implementation System, Quantus Extraction Solution, Tempus Timing Signoff Solution, Tempus ECO Option, Tempus Power Integrity Solution, Voltus โซลูชันความสมบูรณ์ของพลังงาน IC, ตัวตรวจสอบความเท่าเทียมกันตามรูปแบบ, พลังงานต่ำตามรูปแบบ, เครื่องวิเคราะห์ทางกายภาพของ Litho และตัวทำนาย CMP

“ ด้วยนวัตกรรมอย่างต่อเนื่องในการประมวลผลระดับไฮเปอร์สเกลและการขับขี่แบบอิสระทำให้มีความต้องการ HPC ที่เพิ่มขึ้นอย่างต่อเนื่อง” Sangyun Kim รองประธานของ Foundry Design Technology Team ของ Samsung Electronics กล่าว “ ด้วยการรวมโหนดกระบวนการขั้นสูงของ Samsung Foundry ล่าสุดเข้ากับโฟลว์ดิจิทัลแบบเต็ม Cadence 20.1 ทำให้ลูกค้าของเราสามารถบรรลุเป้าหมายการออกแบบได้อย่างรวดเร็วและมีประสิทธิภาพ”

“ โฟลว์ดิจิทัล Cadence ที่ได้รับการปรับปรุงใหม่ช่วยให้ลูกค้าบรรลุเป้าหมาย PPA โดยใช้เทคโนโลยีขั้นสูงของ Samsung Foundry ได้ง่ายขึ้น” Michael Jackson รองประธานองค์กรฝ่ายวิจัยและพัฒนาใน Digital & Signoff Group ที่ Cadence กล่าว “ ด้วยการขยายความร่วมมืออันยาวนานของเรากับ Samsung Foundry ทำให้นักออกแบบสามารถนำวิธีการ HPC ที่ผ่านการตรวจสอบของ Samsung Foundry มาใช้อย่างรวดเร็วเพื่อมอบประสิทธิภาพของซิลิคอนที่ยอดเยี่ยมตรงเวลา”