« O-RAN-Test verdoppelt 5G-Standortkapazität Aldec bietet einfacheren Zugang zum FPGA-basierten ASIC- und SoC-Prototyping »