Cartera de temporización ampliada para comunicaciones de alto rendimiento

Actualización: 30 de abril de 2021

Renesas Electronics Corporation ha ampliado su cartera de soluciones de temporización con una nueva solución de reloj de punto de uso sub-100fs para los mercados de infraestructura de redes, centros de datos y servidores. La nueva familia FemtoClock2 incorpora generadores de reloj de fluctuación ultrabaja y atenuadores de fluctuación en un paquete pequeño de 4 mm x 4 mm2, lo que facilita la implementación rentable y sencilla del árbol de reloj para diseños de interconexión de alta velocidad de próxima generación.

Al proporcionar el mejor jitter de su clase tan bajo como 64fs RMS, el dispositivo permite a los clientes simplemente satisfacer las demandas de PAM4 de próxima generación en nuevos diseños de conmutadores o enrutadores. Con un factor de forma de 4 mm x 4 mm2, la familia tiene menos de un tercio del tamaño de las soluciones comparables del mercado. Esto permite a los diseñadores ubicar la fuente del reloj en el punto de uso, muy cerca del dispositivo que recibe la señal del reloj, para un diseño de diseño de PCB optimizado, una diafonía disminuida y señales más limpias. La flexibilidad hace que la familia sea beneficiosa en muchas aplicaciones. Puede configurarse como DCO, generador de reloj o atenuador de jitter, lo que permite una valiosa flexibilidad de diseño y reutilización.

“PAM4 la tecnología está permitiendo un salto importante en las velocidades de transmisión de datos en los segmentos de comunicaciones y centros de datos, lo que genera requisitos estrictos en cuanto al reloj en dichos sistemas”, dijo Bobby Matinpour, vicepresidente de Timing Products, División de Negocios de Centros de Datos de Renesas. “Al ampliar nuestra popular línea FemtoClock, Renesas ofrece una nueva familia de alto rendimiento que ofrece un rendimiento de fluctuación superior con bajo consumo en un factor de forma pequeño, lo que permite colocar el reloj en cualquier lugar de la placa en el punto de uso. Esto simplifica enormemente el diseño al eliminar la fluctuación aditiva asociada con el extenso enrutamiento del reloj en la placa”.