Portafoglio di temporizzazione ampliato per comunicazioni ad alte prestazioni

Aggiornamento: 30 aprile 2021

Renesas Electronics Corporation ha ampliato il proprio portafoglio di soluzioni di temporizzazione con una nuova soluzione di clock point-of-use sub-100fs per i mercati di server, data center e infrastrutture di rete. La nuova famiglia FemtoClock2 incorpora generatori di clock a jitter ultra-basso e attenuatori di jitter in un piccolo contenitore da 4 mm x 4 mm2, facilitando l'implementazione dell'albero del clock conveniente e facile per i progetti di interconnessione ad alta velocità di prossima generazione.

Fornendo il miglior jitter della categoria a partire da 64 fs RMS, il dispositivo consente ai clienti di soddisfare semplicemente le richieste PAM4 di nuova generazione su nuovi modelli di switch o router. Con un fattore di forma di 4 mm x 4 mm2, la famiglia è meno di un terzo delle dimensioni di soluzioni comparabili sul mercato. Ciò consente ai progettisti di individuare la sorgente di clock nel punto di utilizzo, molto vicino al dispositivo che riceve il segnale di clock, per una progettazione del layout PCB semplificata, diafonia ridotta e segnali più puliti. La flessibilità rende la famiglia vantaggiosa in molte applicazioni. Può essere configurato come DCO, generatore di clock o attenuatore di jitter, consentendo una preziosa flessibilità di progettazione e riutilizzo.

“PAM4 la tecnologia sta consentendo un notevole balzo in avanti nelle velocità di trasmissione dei dati sia nel segmento delle comunicazioni che in quello dei data center, con conseguenti requisiti rigorosi sull'orologio in tali sistemi", ha affermato Bobby Matinpour, vicepresidente di Timing Products, Data Center Business Division di Renesas. “Espandendo la nostra popolare gamma FemtoClock, Renesas offre una nuova famiglia ad alte prestazioni che offre prestazioni di jitter superiori con basso consumo in un fattore di forma ridotto, consentendo il posizionamento dell'orologio ovunque sulla scheda nel punto di utilizzo. Ciò semplifica notevolmente la progettazione eliminando il jitter aggiuntivo associato all’ampio routing del clock sulla scheda”.