Esto permitirá el diseño de chips de control Cryo-CMOS que pueden ubicarse junto con los qubits en el criostato. Esto ayudará a resolver el problema actual del cableado extenso y que limita el rendimiento que se utiliza para conectar los qubits con sus componentes electrónicos de control asociados que normalmente funcionan a temperatura ambiente fuera del criostato.
Para que las computadoras cuánticas realicen su potencial, se necesitarán miles, si no millones, de qubits, y deben mantenerse a temperaturas criogénicas para garantizar un funcionamiento correcto. Actualmente, la principal barrera para escalar es la cantidad de cableado de control, que es directamente proporcional al número de qubits dentro del sistema. Este problema solo puede resolverse moviendo la electrónica de control al criostato.
Sin embargo, existen desafíos como Paul Wells, CEO de sureCore, explicó: “Estamos en una posición única para resolver dos de los desafíos clave para el desarrollo de Cryo-CMOS. Actualmente, el rango de temperatura de funcionamiento industrial estándar para la mayoría de las tecnologías de proceso CMOS comerciales es de -40 ° C a 125 ° C y esto se refleja en el Transistor Modelos SPICE suministrados por fundiciones de silicio.
Trabajando en estrecha colaboración con socios de la industria y fundiciones, planeamos diseñar y caracterizar IP de silicio capaz de operar hasta 4 ° K.
El segundo desafío es asegurar que la electrónica de control disipe la menor cantidad de calor posible para minimizar la carga de enfriamiento en el criostato. Por lo tanto, es fundamental que, en la medida de lo posible, se implementen técnicas de diseño de baja potencia. Somos expertos en reducir el consumo de energía de CMOS; Nuestras metodologías de diseño ya han demostrado hasta un 50% de reducción de potencia dinámica en la memoria IP integrada.
Al implementar estas técnicas en el diseño de Cryo-CMOS, nuestro objetivo es minimizar el exceso de calor generado, aliviando así los desafíos de escalabilidad para las grandes computadoras cuánticas ".
sureCore ya cuenta con una IP de memoria integrada de potencia ultrabaja probada en silicio que personalizará para esta aplicación Cryo y se lanzará como su gama CryoMem,
Utilizando el conocimiento adquirido en el desarrollo de CryoMem, sureCore planea crear una gama de IP adaptada para el desarrollo de electrónica de control de QC completa en Cryo-CMOS. La empresa ofrecerá una cartera completa de Cryo-IP para la concesión de licencias por parte de empresas que deseen desarrollar circuitos integrados de control criogénico.
Paul Wells, agregó: "Esta nueva biblioteca de IP ayudará a desbloquear el potencial de QC al acelerar el desarrollo de ASIC de control criogénico rentables para los cientos de empresas de QC que compiten para ofrecer soluciones de Computación Cuántica competitivas".