Prosesor Tensilica Xtensa memenuhi persyaratan keamanan otomotif yang ketat

Pembaruan: 30 Juli 2021

Prosesor Tensilica Xtensa memenuhi persyaratan keamanan otomotif yang ketat

Prosesor Tensilica Xtensa memenuhi persyaratan keamanan otomotif yang ketat

SGS-TÜV Saar telah secara independen mensertifikasi bahwa prosesor Tensilica Xtensa Cadence Design System dengan kemampuan FlexLock memenuhi standar ISO 26262:2018 hingga ASIL-D, level tertinggi di bawah peringkat Tingkat Integritas Keselamatan Otomotif.

Sertifikasi keselamatan fungsional terbentang dari mikrokontroler dasar hingga DSP berkinerja tinggi, masing-masing dengan opsi konfigurasi untuk FlexLock untuk memberikan peningkatan perlindungan kesalahan acak dan dikembangkan mengikuti proses keamanan yang kuat untuk melindungi terhadap kesalahan sistematis. Prosesor Tensilica Xtensa cocok untuk pasar otomotif dan disesuaikan untuk aplikasi AI, vision, radar, lidar, audio, vehicle-to-everything (V2X), dan kontrol.

“Prosesor Cadence Tensilica FlexLock yang dioptimalkan untuk aplikasi otomotif adalah yang pertama di industri yang mencapai kepatuhan penuh terhadap standar keselamatan fungsional ASIL-D,” kata Wolfgang Ruf, kepala keamanan fungsional untuk semikonduktor di SGS-TÜV Saar. “Sertifikasi untuk penilaian komprehensif kami sesuai dengan standar ISO 26262:2018 untuk penghindaran kesalahan sistematis dan acak ASIL-D adalah bukti kualitas keamanan fungsional yang tinggi dari IP Cadence.”

Kunci untuk kepatuhan ASIL-D adalah kemampuan FlexLock baru, yang menambahkan dukungan lockstep ke arsitektur prosesor Xtensa yang fleksibel dan dapat diperluas. Lockstep adalah metode yang telah terbukti untuk meningkatkan keamanan dalam eksekusi perangkat lunak dengan menyediakan redundansi logika inti di tingkat perangkat keras. Tidak hanya memberikan dukungan yang diperlukan untuk mencapai sertifikasi ASIL-D, tetapi FlexLock juga memberi tim desain kemampuan untuk mengakomodasi dua inti yang berjalan secara independen dalam solusi ASIL-B.

Selain itu, solusi FlexLock memungkinkan opsi untuk menjalankan memori lokal dan cache dua inti secara bersamaan, mencapai tingkat perlindungan yang lebih besar terhadap kesalahan memori.

“Tingkat otonomi yang lebih tinggi membutuhkan komputasi yang lebih cerdas di tepi aplikasi otomotif, yang mendorong kebutuhan akan tingkat keamanan fungsional yang lebih tinggi,” kata Larry Przywara, direktur grup senior, pemasaran Tensilica di Cadence. “Dengan diperkenalkannya kemampuan FlexLock, pengguna pengontrol Tensilica dan DSP dapat mencapai tingkat sertifikasi tertinggi, ASIL-D, dan perlindungan yang diberikannya terhadap kesalahan perangkat keras acak.”

Seperti prosesor Xtensa lainnya, core bersertifikat ASIL-D dapat disesuaikan menggunakan bahasa Tensilica Instruction Extension (TIE), yang memungkinkan IP dioptimalkan untuk aplikasi spesifik, menggabungkan tingkat kinerja yang tepat dengan tingkat keamanan tertinggi.