ケイデンスが「画期的な」Integrity3Dを発表-IC プラットフォーム

ケイデンスは、3D設計計画、実装、システム分析を単一の統合コックピットに統合する、業界初の包括的で大容量の3D-ICプラットフォームであるIntegrity3D-ICプラットフォームをリリースしました。

Integrity 3D-ICプラットフォームは、ケイデンスの第3世代XNUMXD-ICソリューションを支え、統合された熱、電力、および静的タイミング分析機能を通じて、個々のチップレットのシステム駆動型電力、パフォーマンス、および面積（PPA）を顧客に提供します。

チップ設計者向けに、このプラットフォームは、システム計画、統合された電熱、静的タイミング分析（STA）、および物理的検証フローを提供し、より高速で高品質の3D設計クロージャを可能にします。 また、3D設計ネットリストを使用してユーザー入力に基づいて複数の2Dスタッキングシナリオを作成し、最適な最終的な3Dスタック構成を自動的に選択する3D探索フローも組み込まれています。

さらに、プラットフォームデータベースはすべての3D設計タイプをサポートしているため、エンジニアは複数のプロセスノードで同時に設計を作成し、パッケージ設計チームとのシームレスな共同設計を実行して外部委託することができます。 半導体 CadenceAllegro®パッケージングテクノロジーを使用する組立およびテスト（OSAT）企業。

Integrity 3D-ICプラットフォームを使用しているお客様は、次の機能と利点にアクセスできます。

•一般的なコックピットとデータベース： SoCとパッケージ設計チームがシステム全体を同時に最適化できるようにし、システムレベルのフィードバックを効率的に組み込むことができます。

•完全な計画システム： すべてのタイプの3D設計に対応する完全な3D-ICスタック計画システムが組み込まれているため、顧客はネイティブ3Dスタッキングを管理および実装できます。

•シームレスな実装ツールの統合： 3Dダイ分割、最適化、タイミングフローを備えた大容量デジタル設計のためのCadence Innovus実装システムとの直接スクリプトベースの統合により、使いやすさを提供します。

•統合されたシステムレベルの分析機能： 初期の電熱およびクロスダイSTAを通じて堅牢な3D-IC設計を可能にし、システム駆動型PPAの初期のシステムレベルのフィードバックを可能にします。

•Virtuoso®設計環境およびAllegroパッケージングテクノロジーとの共同設計： エンジニアは、階層型データベースを介して、ケイデンスのアナログ環境とパッケージ環境からシステムのさまざまな部分に設計データをシームレスに移動できるため、設計の終了を迅速化し、生産性を向上させることができます。

•使いやすいインターフェース： 関連するシステムレベルの3Dシステム分析フローを実行するための統一されたインタラクティブな方法を設計者に提供するフローマネージャーを備えた強力なユーザーコックピットが含まれています。

Integrity 3D-ICプラットフォームは、より広範なCadence 3D-ICソリューションポートフォリオの一部であり、デジタルを超えて、システムと検証、およびIP機能が含まれています。

より広範なソリューションは、PalladiumZ2およびProtiumX2プラットフォームで構成されるDynamicDuoを介して、システム全体のハードウェアとソフトウェアの共同検証および電力分析を提供します。 また、遅延、帯域幅、電力が最適化されたPPAを備えたチップレットベースのPHYIPを介した接続も提供します。

Integrity 3D-IC プラットフォームは、Virtuoso 設計環境および Allegro テクノロジーとの共同設計機能、Quantus Extraction Solution および Tempus Timing Signoff Solution を使用した統合 IC サインオフ抽出と STA、および統合されたシグナル インテグリティ/パワー インテグリティ (SI/PI) を提供します。 Sigrity による電磁干渉 (EMI) と熱解析 テクノロジー ポートフォリオ、Clarity 3D Transient Solver、Celius Thermal Solver。