アナログで新たなエキサイティングな仕事を始めたところです。 IC 良い会社のデザイン。 デザインの問題が机にぶつかるまで、私たちは背中をたたき、自分自身を誇りに思っています。 私たちは両足で飛び込み、見よ、私たちのマネージャーが私たちに言ったXNUMX週間分の仕事は、はるかに長いことが判明しました.
おなじみですか？ 他の人も同じことに遭遇したに違いないので、私が最初ではないと思います。 以下のグラフを検討してください。
Y 軸に完了率、X 軸に時間をプロットし、特定のタスクを完了するのにかかる時間を概算すると、理想的には緑色の曲線になります。 緑の曲線は簡単な式で定義できます。
ここで、t は時間、T は効率の尺度である時定数です。
ただし、問題が発生した場合は、紫色のグラフを検討してください。 ここでは、順調にスタートし、すぐに失速するポイントに到達します。 私たちは、完全な決意と粘り強さによって、最終的にそれから抜け出す方法を見つけるまで、思わぬ障害にぶつかったようです. この軌道に沿って、別の障害にぶつかるまで進みます。 最終的にタスクは完了しますが、障害、つまり私が「問題の罠」と呼ぶものを経験するまでは完了しません。
赤いグラフでは、問題のトラップが非常に深刻であるため、タスクが完了せず、必要なソリューションから逸脱しています。 この場合、アクティビティを停止して再開する必要があります。
簡単な例を見てみましょう。 下の図は、単純な共通エミッタアンプです。
を設定するとします。 電圧 Re の両端で約 0.1V に降下するため、エミッタの両端の電圧が 0.1V になるまで DC 電圧 vbias を調整します。 30dB または x32 のゲインを達成したいと仮定し、Re=100 オームに設定すると、テール電流は 1mA になります。 これは、re=VT/I、VT=25mV、I=1ma、re=25 オームを意味します。 だから今、私はRlを鍛えたいので、
G=32、Re=100、re=25 に設定すると、Rl=4k になります!
ここで、Vdd=3V に設定すると、T1 のコレクタの電圧は -1V になり、ベースとコレクタのジャンクションは順方向にバイアスされるため、これによるゲインはあまり期待できませんが、やみくもに設計を構築すると、紫色の線に沿って移動します。 もう 1 つの問題は、Rbias の選択です。 Cac を駆動するソース インピーダンスが 1k で、Rbias を 30k に設定したとします。 その場合、10dB のゲインを達成するには、ベースにドライブする信号が少なくとも 10 倍の大きさであることを確認する必要があります。 しかし、誤って Rbias を XNUMX オームに設定してしまうと、入力で直接信号を減衰させてしまいます。 おそらく、CAD ツールで回路図をキャプチャし、誤って Rbias を XNUMX オームのままにして、シミュレーションを実行して、ゲインが予想よりもはるかに低いことを確認しました。 私は頭をかきます….喜びはありません。
設計のパラメータを考えずにシミュレーションを続けているので、また問題が発生しました。 最終的に、私の友好的な同僚の 10 人が通り過ぎて、Rbias が XNUMX オームに設定されていることに気付きました.彼らは私のばかげた間違いを指摘してくれますか?
これは、十分に理解された数学と単純な回路にとって非常にうまくいきます。 人生はそれほど単純ではなく、問題の罠はまだ発生していると思います。 はるかに高い周波数 (たとえば ft/8) で設計する場合、ベータの DC 値を想定することはできなくなります。 したがって、私たちの回路が機能しない場合、それは明らかな理由ではなく、何かを見逃しているということです...問題の罠です。
以下に示す XNUMX 段アンプを考えてみましょう。
ベータが DC 値であると仮定した場合、ベータの影響を無視していたでしょう。2.Re1 ここで、β2 =
つまり、同調負荷 Lout と Cout の両端に現れる負性抵抗です。 これは、アンプの安定性に悪影響を及ぼし、発振する可能性があります。 Re1 の選択が不適切だった場合、たとえばトランジェントを実行するまでは、これに気付かなかったでしょう...別の問題の罠です。 この状況では、100% 完了から離れて負の方向に向かっている赤いグラフになってしまう可能性があります。つまり、設計上の問題は決して完了しません。
これを回避する計画を立てていた場合、最初に Tef が本当に必要かどうかを考え、AC 結合によって出力段を入力段に直接接続したことでしょう。 このようにして、出力段を独立してバイアスすることができ、負のインピーダンスを心配する必要はありません。 それは、Tout1 のエミッタに寄生容量が存在するためです。
この場合、寄生容量は Lout//Cout の両端に負のインピーダンスとして現れます。これらの影響に注意する必要があります。
展望
Harriet Green は、Wayne Schaefer を引用して次のように述べています (最高のエンジニアでさえ確証バイアスを経験する可能性があります)。
「物を作るのは複雑だというのは私の経験です！ 最も高度で適切に管理された生産環境でさえ、継続的に製造上の問題が発生します。 これらのいくつかは単純で、明白で迅速な解決策がありますが、根本原因を明らかにするために厳密な調査が必要なものもあります. 」
「ただし、エンジニアが製造、保守、設計、製造現場の問題にどのように取り組むかは、変えてはなりません。 結論に至る前に、すべての潜在的な原因と解決策を慎重に検討することが重要だと思います. データが収集され分析されると、最初の解決策がより正しい選択肢よりも誤って優先される可能性があります。 ウェインが話しているのは「確証バイアス」です。これには、先入観を裏付ける情報を故意または無意識のうちに好み、それらと矛盾するデータを無視または信用しないことが含まれます。 これはよくある無意識の傾向であり、エンジニアが私の謙虚な経験でこの偏見を認識することは非常に重要です。」
「最適ではない結果や継続的または再発する誤動作を回避しながら、特定の問題の最良の結果に到達するために、視点、原因、および解決策の全体を考慮するためにあらゆる努力を払う必要があります。 XNUMX つの特定のソリューションを支持したり固執したりする傾向は、確かな問題解決ツールと方法論を使用してのみ克服できます。問題の性質、望ましい結果、および利用可能なリソースに応じて、さまざまなツールを展開できます。 その一例である Red X プロセスは、さまざまな方法で確証バイアスを回避するのに役立ちます。 Dorian Shainin によって開発された Red X は、プロセスの品質に最大の影響を与えることが観察されたものを優先するチャート (パレート チャートとも呼ばれます) で色分けされた赤として示される支配的な根本原因を指します。」
Harriet が概説しているように、問題の解決に飛び込むよりも、事前に作業を計画して、問題の罠をできるだけ回避できるようにすることをお勧めします。
ガレスジョーンズ
もう XNUMX つの視点は、Garfield Microelectronics のプロジェクト ディレクターである Gareth Jones 氏からのものです。 問題の罠について、彼は次のように述べています。
「GF Micro のシリコン設計サービスとシリコン供給の完全な提供の一環として、当社の設計プロセスは、設計作業が開始される前に、プロジェクト ライフサイクルの早い段階で潜在的な問題トラップを調べます。 この評価は、実現可能性調査の形をとっており、顧客の仕様と提案された設計アーキテクチャの長所と短所を調査し、各提案に関連するリスクを評価します。」
「このアプローチを採用することで、GF Micro は起こりうる問題をよりよく理解し、問題の罠の影響を軽減するための緩和計画を立てることができます。 完全な設計開発に取り組んでいるフィージビリティスタディの後、まだ問題のトラップが存在する可能性がありますが、これらの問題の重大度は、以前の計画により軽減されています。 これにより、理想的な問題トラップのグリーン カーブに近づくことができ、プロジェクト スケジュール全体への影響を軽減できます。」
マーク・サッカレー
Mark Thackeray は著名なビジネスマンであり、何年にもわたってプロジェクト ディレクター/マネージャーを務め、世界最大級の企業にエンタープライズ ソフトウェアを展開してきました。
問題の罠は、チーム、製品、およびタイムラインに着手していないときに発生します。プロジェクト管理におけるコミュニケーションは、失敗を防ぐために不可欠です。解決された問題の罠をマークする方法の XNUMX つは、ビジュアル管理を使用することです。これは、すべての関係者があらゆる問題に迅速に対応し、定義できるように設計されたソリューションです。解決のロードマップ。
ジャンプしない計画
要約すると、問題の罠はエンジニアリングのあらゆる面で発生するため、それらを回避して計画できるように、それらを認識する必要があります。
経験がほとんどない新しいデザイン空間に移行すると、紫色の境界線を越えてしまう可能性がありますが、やがてそこにたどり着きます。 ここで言いたいのは、作業を開始する前にできる限り最善の計画を立てるということです。
著者
Ferranti、STL、GEC Plessey Semiconductors、Maxim Integrated、Dialog Semiconductors など、数多くの大企業で働いてきました。 彼は、Phyworks などのスタートアップでも働いてきました。 GEC Plessey Semiconductors での在職中に、Ash は 20 を超える特許を取得しました。その中には、多数の製品で成功裏に使用された Synthesis Exploiting Algebraic Design が含まれます。
リラックスするために、アッシュはランニング、ウォーキング、妻との時間を楽しんでいます。 娘と孫。 アッシュは、室内楽とオーケストラ作品の両方で作曲家としても活躍しています。
参照: 視点: BC108 から SiGe BiCMOS へ – アナログ IC が優れている理由