Analog'da heyecan verici bir işe daha başladık IC iyi bir şirkette tasarım. Bir tasarım sorunu masamıza çarpana kadar sırtımızı sıvazlıyor ve kendimizle gurur duyuyoruz. İki ayağımızla atlıyoruz ve bir bakın, yöneticimizin bize bir haftalık çalışma dediği şeyin çok daha uzun olduğu ortaya çıktı.
Tanıdık geliyor mu? Sanırım ilk ben değilim, çünkü başkaları da aynı şeyle karşılaşmış olmalı. Aşağıdaki grafiği göz önünde bulundurun:
Tamamlanma yüzdesini y eksenine ve süreyi x eksenine çizersek ve belirli bir görevi tamamlamanın ne kadar süreceğini çizersek, ideal olarak yeşil eğriyi elde ederiz. Yeşil eğri basit bir denklemle tanımlanabilir;
Burada t zaman ve T verimliliğin bir ölçüsü olan zaman sabitidir.
Ancak bir problemin içinde sıkışıp kaldığımız durumda mor grafiği düşünün. Burada iyi başlıyoruz ve hızla duracağımız noktaya geliyoruz. Bir engele çarpmış gibiyiz, ta ki en sonunda katıksız kararlılık ve azimle bu durumdan çıkış yolunu bulana kadar. Başka bir engelle karşılaşana kadar bu yolda ilerliyoruz ve bu böyle devam ediyor. Sonunda görev tamamlanır, ancak engeller veya benim "sorun tuzakları" dediğim şeyleri deneyimleyene kadar değil.
Kırmızı grafikte sorun tuzakları o kadar ciddi ki görev tamamlanamıyor ve gereken çözümden uzaklaşıyor. Bu durumda faaliyetin durdurulup yeniden başlatılması gerekir.
Basit bir örneğe bakalım. Basit bir ortak yayıcı amplifikatörün aşağıdaki diyagramı.
Diyelim ki ayarladık Voltaj Re boyunca yaklaşık 0.1V'a düşüyor, bu yüzden dc voltajını vbias'ı yayıcıdaki voltaj 0.1V olana kadar ayarlıyorum. 30dB veya x32'lik bir kazanç elde etmek istediğimi varsayarak Re=100 ohm ayarladım, bu da kuyruk akımının 1mA olduğu anlamına gelir. Bu, re=VT/I, VT=25mV, I=1ma, re=25 ohm anlamına gelir. Şimdi Rl'yi hesaplamak istiyorum, yani
G=32, Re=100, re=25 ayarı Rl=4k'yi verir!
Şimdi eğer Vdd=3V'yi ayarlarsam, T1'in kollektöründeki voltaj -1V olur, taban kolektör bağlantısı ileri yönlüdür, dolayısıyla bundan pek fazla kazanç görmem pek olası değildir, ancak tasarımı körü körüne inşa edersem, yapacağım mor çizgi boyunca ilerliyor olacak. Diğer bir konu da Rbias'ın seçimi olabilir. Cac'ı çalıştıran kaynak empedansının 1k olduğunu ve Rbias'ı 1k'ya ayarladığımı varsayalım. Bu durumda, 30dB kazanç elde etmek için tabana gönderdiğim sinyalin en az iki kat daha büyük olmasını sağlamalıyım. Ancak Rbias'ı yanlışlıkla 10 ohm'a ayarlarsam, sinyali doğrudan girişte zayıflatıyorum. Belki de CAD aracındaki şemayı yakaladım ve yanlışlıkla Rbias'ı 10 ohm'da bıraktım ve ardından kazancımın beklenenden çok daha düşük olup olmadığını kontrol etmek için bir simülasyon çalıştırdım. Kafamı kaşıyorum... neşe yok.
Tasarımdaki parametreleri düşünmeden simülasyon yapmaya devam ediyorum... bu yüzden şimdi başka bir engelle karşılaştım. Sonunda dost canlısı meslektaşlarımdan biri yanımdan geçiyor ve Rbias'ın 10 ohm'a ayarlandığını fark ediyor…. benim aptalca hatamı gösterecekler mi?
İyi anlaşılmış matematik ve basit devreler için bunların hepsi çok iyi. Hayat o kadar basit değil ve sorun tuzaklarının hala ortaya çıktığına inanıyorum. Çok daha yüksek frekanslarda (örneğin ft/8) tasarım yaparken artık betanın dc değerlerini kabul edemeyiz. Yani devremiz çalışmadığında bunun nedeni bariz bir şey değil, daha ziyade bir şeyi gözden kaçırmış olmamızdır, bir sorun tuzağını.
Aşağıda gösterilen iki aşamalı amplifikatörü düşünün:
Eğer betanın bir dc değeri olduğunu varsaysaydık, β'nın etkisini ihmal ederdik.2.Re1 nerede, β2 =
Başka bir deyişle ayarlanan yük Lout ve Cout'un karşısında ortaya çıkacak negatif direnç. Bu, amplifikatörün ve salınımın stabilitesi üzerinde zararlı bir etkiye sahip olabilir. Eğer Ke1 kötü seçilmiş olsaydı, diyelim ki geçici bir durumu çalıştırana kadar bunu fark etmezdik... başka bir sorun tuzağı. Bu durumda %100 tamamlanmış olmaktan çıkıp negatif yöne doğru ilerleyen kırmızı grafikle karşı karşıya kalmış olabiliriz… yani tasarım sorunu hiçbir zaman tamamlanmayacaktır.
Eğer bunu planlasaydık ilk önce gerçekten Tef'e ihtiyacımız var mı diye düşünürdük ve çıkış katını ac kuplajı ile doğrudan giriş aşamasına bağlardık. Bu şekilde çıkış aşamasını bağımsız olarak saptırabiliyorum ve negatif empedans konusunda endişelenmeme gerek kalmıyor. Tam olarak değil çünkü Tout1'in yayıcısında parazitik bir kapasitans olacak.
Bu durumda parazitik başlık Lout//Cout'ta negatif bir empedans olarak görünecektir…. yine bu etkilere dikkat etmemiz gerekir.
Perspektifler
Harriet Green, Wayne Schaefer'den alıntı yaparak şöyle diyor (En İyi Mühendisler Bile Onay Önyargısını Yaşayabilir):
“Bir şeyler yapmanın karmaşık olabileceğini tecrübe ettim! En gelişmiş, iyi yönetilen üretim ortamlarında bile sürekli olarak üretim sorunları yaşanacaktır. Bunlardan bazıları basit olacak ve bariz, hızlı bir çözüme sahip olacak, diğerleri ise temel nedeni ortaya çıkarmak için titiz bir araştırma gerektirecektir. ”
“Ancak değişmemesi gereken şey mühendislerin üretim, bakım, tasarım ve atölye sorunlarına nasıl yaklaştıkları. Bir sonuca varmadan önce tüm potansiyel nedenleri ve çözümleri dikkatlice değerlendirmenin önemli olduğunu düşünüyorum. Veriler toplanıp analiz edildikçe, ilk çözümler yanlışlıkla daha doğru seçeneklere tercih edilebilir. Wayne'in bahsettiği şey 'doğrulama yanlılığı'dır; bu, bilerek veya bilmeyerek, önyargılı fikirleri destekleyen daha fazla bilgiyi sevmeyi ve onlarla çelişen verileri göz ardı etmeyi veya itibarsızlaştırmayı içerir. Bu yaygın ve çoğu zaman bilinçaltı bir eğilimdir; bu da benim mütevazı deneyimime dayanarak mühendislerin bu önyargının farkında olmalarını son derece önemli kılıyor."
“Belirli bir sorun için en iyi sonuca ulaşmak ve aynı zamanda optimal olmayan sonuçlardan ve devam eden veya yinelenen arızalardan kaçınmak için perspektiflerin, nedenlerin ve çözümlerin bütünlüğünü dikkate almak için her türlü çaba gösterilmelidir. Belirli bir çözümü tercih etme veya ona odaklanma eğiliminin üstesinden ancak sağlam problem çözme araçları ve metodolojisi kullanılarak gelinebilir. Sorunun doğasına, istenen sonuca ve mevcut kaynaklara bağlı olarak çeşitli araçlar kullanılabilir. Bir örnek olan Red X süreci, çeşitli şekillerde onay yanlılığının önlenmesine yardımcı olur. Dorian Shainin tarafından geliştirilen Red X, bir sürecin kalitesi üzerinde en büyük etkiye sahip olduğu gözlemlenen şeye öncelik veren bir grafikte (Pareto şeması olarak da bilinir) renk kodlu kırmızı olarak gösterilen baskın kök nedeni ifade eder.
Harriet'in de belirttiği gibi, sorunu hemen çözmeye başlamak yerine, işi önceden planlamak daha iyidir, böylece sorun tuzaklarından mümkün olduğunca kaçınılabilir.
Gareth Jones
Başka bir bakış açısı da Garfield Microelectronics'in Projeler Direktörü Gareth Jones'tan geliyor. Sorun tuzaklarıyla ilgili olarak şunları söylüyor:
“GF Micro'nun tam kapsamlı silikon tasarım hizmetleri ve silikon tedariği teklifinin bir parçası olarak, tasarım sürecimiz, herhangi bir tasarım çalışmasına başlamadan önce proje yaşam döngüsünün erken safhalarında potansiyel sorun tuzaklarına bakıyor. Bu değerlendirme, müşteri spesifikasyonlarının ve önerdiğimiz tasarım mimarilerinin artılarını ve eksilerini araştırdığımız ve ardından her teklifle ilişkili riski değerlendirdiğimiz bir fizibilite çalışması biçimini alıyor."
"Bu yaklaşımı benimseyerek GF Micro'nun olası sorunları daha iyi anlamasına ve sorun tuzaklarının etkisini azaltmak için hafifletme planları uygulamaya koymasına olanak tanıyor. Tam tasarım geliştirme üzerinde çalıştığımız fizibilite çalışması sonrası, sorun tuzakları olması muhtemeldir ancak bu sorunların ciddiyeti, daha önce yapılan planlama nedeniyle azalmıştır. Bu, ideal sorun tuzağı yeşil eğrisine daha yakın kalmamızı sağlıyor ve böylece genel proje takvimi üzerindeki muhtemel etkiyi azaltıyor."
Mark Thackeray
Mark Thackeray tanınmış bir iş adamıdır ve yıllardır dünyanın en büyük şirketlerinden bazılarına kurumsal yazılım dağıtan Proje Direktörü/Yöneticisidir.
Sorun tuzakları, ekipler, ürünler ve zaman çizelgeleri aydınlatılmadığında ortaya çıkar, proje yönetiminde iletişim, başarısızlığı önlemek için esastır, çözülmüş sorun tuzaklarını işaretlemenin tek yolu, tüm tarafları herhangi bir sorunla ilgili hızlı bir şekilde hizalamak ve tanımlamak için tasarlanmış bir çözüm olan Görsel Yönetim'in kullanılmasıdır. bir çözüm yol haritası.
Atlamamayı planla
Özetle, mühendisliğin her alanında sorun tuzakları oluşur ve bunların etrafında plan yapabilmemiz için bunların farkında olmamız gerekir.
Çok az deneyimle yeni bir tasarım alanına taşındığımızda muhtemelen mor çizgiyi geçeceğiz, ancak zamanla oraya ulaşacağız. Burada vurgulamaya çalıştığım nokta, işe başlamadan önce işimizi elimizden geldiğince planlamamızdır.
Yazar
Birkaçını saymak gerekirse Ferranti, STL, GEC Plessey Semiconductors, Maxim Integrated, Dialog Semiconductors gibi çok sayıda büyük şirkette çalıştı. Ayrıca Phyworks gibi startuplarda da çalıştı. GEC Plessey Semiconductors'taki görev süresi boyunca Ash, bir dizi üründe başarıyla kullanılan Sentezden Yararlanan Cebirsel Tasarım da dahil olmak üzere 20'den fazla patent aldı.
Ash rahatlamak için koşmayı, yürümeyi, karısıyla vakit geçirmeyi seviyor. kızları ve torunları. Ash aynı zamanda hem Oda hem de Orkestra çalışmalarında besteci olarak da aktiftir.
Ayrıca bakınız: Bakış Açısı: BC108'den SiGe BiCMOS'a – Analog IC'ler neden harika?
Daha fazla göster : IGBT modülleri | LCD ekranlar | Elektronik Bileşenler