Primum Single-Chip Network Synchronisation Solutio Providet ultra Precise Timing pro 5G Radio Access Equipment

Renovatio: III Iulii, 30
Primum Single-Chip Network Synchronisation Solutio Providet ultra Precise Timing pro 5G Radio Access Equipment

5G Technology fontes temporis postulat ut synchronised per reticulum fasciculum-switched decies temporibus verius quam 4G requisita. Microchip Technology Inc. nunc efficit ut 5G perficiendi cum primo uno-scopo, summe integrato, humili potentiae, multi- canali ambitu (IC) admixto, cum societate late adoptata et certa IEEE coniungatur.® 1588 Subtilitas Tempus Protocollum (PTP) et horologium recuperationis algorithm modulorum programmatum.

"Nostra novissima" ZL3073x/63x/64x network synchronisation platform instrumentorum urbanorum mensurae, calibratae et cantus facultatum, eoque signanter reducendo in retiaculis instrumentis erroris ad 5G requisitis gravissimis occurrit", Rami Kanama dixit, praeses operae Microchip et communicationis negotii unitas. « Architectura unice flexibilis ad densitatem canalem necessarii exsequendam necnon summus perficientur, synthesizatores humiles, adiuvant simpliciorem consilium cardium sincere, linearum chartarum, Unitates radiophonicae (RU), Unitates centralesed (cus) et Unitates distributae (DUs) for 5G Radio Access Networks (RAN).

Mensurae Microchip, calibratae et cantus facultates efficiunt 5G systemata telecommunicationis Internationalis - Telecommunicatio (ITU-T) Standard G.8273.2 Classis C (30ns max|TE|) et emergentes Classis D (5ns max|TEL|) errore temporis requisita. Architectura flexibilitatem praebet, offerens usque ad quinque canales digitales Phase Locked Loop (DPLL) dum consumit solum 0.9W potentiae in pacto 9 x 9-millimetri sarcina quae simul tabulas spatii, potentiam et complexionem systematis minuit.

Cum quinque synthesiatoribus ultra-low-jitteris, hoc postremum suggestum praebet C femtosecond (fs) radicem quadratam medium (rmarum) jitterarum perficiendi quae requiruntur per interfaces alta velocitate in systematis ultimis 100G RU, DU, CU.

Synchronisation tribunal retis Microchip software includit suum ZLS30730 algorithmum summus perficientur cum suo machinamento protocollo ZLS30390 IEEE 1588-2008 coniungit. Ambae late explicantur in 3G, 4G et 5G retiaculis cum temporis opportunitate.

Microchip's ZL3073x/63x/64x tribunal retis synchronisationi compagem coniungit cum familia societatis 5G oscillatorum praecisiones - exempli gratia: OX-601 Oven Controlled Crystal Oscillator (OCXO) - 5G operariorum retis totalem solutionem systematis offerre.

Sodalitas ampla portfolio solutionum timae et horologii includit horologium generationis, quiddam fanout et solutiones jitterarum attenuatoriarum necnon vicus et MEMS oscillatores per amplam familiam Aernei physici (PHY) machinas complent.

Development Tools

Microchip usorem graphicum interfacei (GUI) et aestimationem tabulae praebet cum applicatione notis et aliis instrumentis in subsidiis instrumentorum.

Availability

Microchip's ZL3073x/63x/64x synchronisation retis suggestum praesto est in quantitatibus productionis et oblatis cum IEEE 1588 PTP et algorithmus modulorum programmatum, quae per licentias termini ad download praebentur..

Pro magis notitia, videre www.microchip.com