Acelerar a movimentação de dados em equipamentos AI/ML é o principal fator para a adoção de interconexões ópticas para sistemas HPC de próxima geração.
“Os formatos conectáveis serão limitados em sua capacidade de suportar capacidade de 6.4T e 12.8T em termos de densidades elétricas e ópticas necessárias, gerenciamento térmico e eficiência energética”, diz Martin Vallo da Yole, “como resultado da implementação de dispositivos elétricos discretos, a dissipação de energia e o gerenciamento térmico estão se tornando fatores limitantes para futuras ópticas conectáveis. Co-embalagem usando fotônica de silício tecnologia plataforma visa superar os desafios”.
A ótica está se aproximando cada vez mais do chipset. Trazer dados usando luz até o ponto onde eles são processados centralmente é um dos principais objetivos dos projetistas de arquitetura.
Essa tendência começou há uma década com projetos proprietários para montagens ópticas montadas em PCBs.
A ideia desses EOIs (Embedded Optical Interconnects) continuou no COBO (Consortium for On-Board Optics), que desenvolveu especificações para permitir o uso de módulos ópticos montados em placas na fabricação de equipamentos de rede.
O CPO é uma abordagem inovadora que aproxima muito a ótica do switch ASIC. Uma vez que é um desafio com a tecnologia de hoje cercar o chip switch 50T com 16 módulos ópticos de 3.2 Tbps.
NPO (Near Packaged Optics) aborda isso usando um substrato de PCB de alto desempenho – um interposer – que fica na placa host, em contraste com o CPO, onde os módulos circundam o chip em um multi-chip módulo substrato.
O interposer NPO é mais espaçoso, facilitando o roteamento do sinal entre o chip e os módulos ópticos e ainda atendendo aos requisitos de integridade do sinal.
Em contraste, o CPO confina os módulos e o ASIC do host muito mais próximos uns dos outros, com menor perda de canal e consumo de energia.
“O hardware de rede está vendo componentes mais comuns à medida que os avanços tecnológicos permitem uma integração mais estreita das tecnologias de comunicação e computação em sistemas comerciais”, diz Eric Mounier, da Yole, “além disso, os modelos de IA estão crescendo em tamanho a uma taxa sem precedentes e os recursos das arquiteturas tradicionais – interconexões elétricas baseadas em cobre – para chip-to-chip ou placa-a-placa se tornarão o principal gargalo para o escalonamento do aprendizado de máquina”.
Como resultado, surgiram novas interconexões ópticas de alcance muito curto para HPC e sua nova arquitetura desagregada. O design desagregado distingue os componentes de computação, memória e armazenamento encontrados em uma placa de servidor e os agrupa separadamente.
O uso da tecnologia avançada de E/S óptica no pacote para interconectar xPUs, especificamente CPUs, DPUs, GPUs, FPGAs e ASICs, com memória e armazenamento pode ajudar a alcançar as velocidades de transmissão e larguras de banda necessárias.
Veja mais : Módulos IGBT | Ecrãs LCD | Componentes Eletrônicos