GOWIN Semicondutores anuncia núcleo e solução ISP IP
GOWIN Semicondutores, a empresa de lógica programável, anunciou o lançamento de seu portfólio IP ISP (Image Signal Processor) e design de referência para FPGAs GOWIN.
O portfólio de núcleo GOWIN ISP IP leva os dados de pixel de uma imagem sensor e ajusta-o através de CFA (Color Filter Array / Debayer), CCM (Color Correction Array), correção de gama e AE (Auto Exposure) e AWB (Auto White Balance) para fornecer uma imagem muito mais nítida equilibrada em cor e brilho.
O portfólio principal do ISP IP foi projetado para oferecer aos fabricantes de câmeras e dispositivos a capacidade de produzir produtos de câmeras acessíveis com uma imagem equilibrada de alta qualidade. Os projetos de imagem geralmente usam FPGAs para processar dados de imagem na taxa de transmissão de dados como uma alternativa aos núcleos de ISP de função fixa em SoCs (System on Chip). Como resultado, o portfólio de núcleo de IP ISP da GOWIN pode ser combinado com interface de vídeo, escalar e IPs de controlador de memória para criar uma solução SoC programável completa, adaptada especificamente às necessidades do aplicativo e do produto.
GOWIN fornece os núcleos IP do ISP individualmente no gerador de núcleos GOWIN IP. Ele também fornece núcleos IP pré-gerados integrados como parte de um design de referência maior para completar o pipeline de processamento de imagem. O design de referência também inclui um processador ARM Cortex-M para controlar o pipeline de processamento de imagem em tempo real.
“O GOWIN ISP pode ser configurado e programado por meio do processador de software integrado. Ele permite que os usuários personalizem facilmente as funções e ajustem o desempenho do ISP para seus cenários de aplicativos específicos para obter melhor qualidade visual ou maior precisão de reconhecimento. Acredito que isso pode reduzir muito o tempo de desenvolvimento e ajuste ”, disse Thomas Cheng, Diretor de Desenvolvimento de Soluções da GOWIN Semiconductor.
O ISP suporta dados de imagem de 8 bits / 10 bits e fornece um mapa de registro ajustável para diferentes sensores e resoluções de imagem. Os coeficientes de calibração podem ser carregados pelo MCU ou inicializados pelo fluxo de bits. Os módulos IP no pipeline podem ser interceptados, permitindo que os usuários adicionem seus blocos de imagem personalizados conforme necessário.