GEH UND GEWINNE Halbleiter kündigt ISP-IP-Core und -Lösung an

GEH UND GEWINNE Halbleiter, das Unternehmen für programmierbare Logik, hat die Einführung seines ISP-IP-Portfolios (Image Signal Processor) und seines Referenzdesigns für GOWIN-FPGAs angekündigt.

Das GOWIN ISP IP Core Portfolio übernimmt die Pixeldaten aus einem Bild p Sensor und passt es über CFA (Color Filter Array/Debayer), CCM (Color Correction Array), Gamma-Korrektur und AE (Auto Exposure) und AWB (Auto White Balance) an, um ein viel klareres Bild mit ausgewogener Farb- und Helligkeitsbalance zu erzielen.

Das ISP-IP-Core-Portfolio wurde entwickelt, um Kamera- und Geräteherstellern die Möglichkeit zu bieten, erschwingliche Kameraprodukte mit einem ausgewogenen, hochwertigen Bild herzustellen. Imaging-Projekte verwenden häufig FPGAs, um Imaging-Daten mit der Streaming-Datenrate als Alternative zu ISP-Cores mit fester Funktion in SoCs (System on Chip) zu verarbeiten. Als Ergebnis kann das ISP-IP-Core-Portfolio von GOWIN mit Videoschnittstellen-, Skalar- und Speichercontroller-IPs kombiniert werden, um eine vollständig programmierbare SoC-Lösung zu schaffen, die speziell auf die Anforderungen der Anwendung und des Produkts zugeschnitten ist.

GOWIN stellt die ISP IP Cores einzeln im GOWIN IP Core Generator bereit. Es bietet auch vorgenerierte IP-Cores, die als Teil eines größeren Referenzdesigns integriert sind, um die Bildverarbeitungspipeline zu vervollständigen. Das Referenzdesign enthält außerdem einen ARM Cortex-M-Prozessor zur Steuerung der Bildverarbeitungspipeline in Echtzeit.

„GOWIN ISP kann über den eingebetteten Softprozessor konfiguriert und programmiert werden. Es ermöglicht Benutzern, Funktionen einfach anzupassen und die ISP-Leistung für ihre spezifischen Anwendungsszenarien abzustimmen, um eine bessere visuelle Qualität oder eine höhere Erkennungsgenauigkeit zu erzielen. Ich glaube, dass es die Entwicklungs- und Abstimmungszeit erheblich verkürzen kann“, sagte Thomas Cheng, Director of Solution Development bei GOWIN Semiconductor.

Der ISP unterstützt 8-Bit/10-Bit-Bilddaten und bietet eine einstellbare Registerzuordnung für verschiedene Bildsensoren und Auflösungen. Kalibrierungskoeffizienten können von der MCU geladen oder vom Bitstrom initialisiert werden. IP-Module in der Pipeline können abgefangen werden, sodass Benutzer ihre benutzerdefinierten Imaging-Blöcke nach Bedarf hinzufügen können.