การปรับปรุง ได้แก่ :
• การลดรันไทม์ฟูลโฟลว์โดยเฉลี่ย 30% เมื่อเทียบกับครั้งก่อน
และรันไทม์เร็วขึ้นถึง 2 เท่าสำหรับการออกแบบที่ใหญ่ขึ้นและท้าทายยิ่งขึ้น
• การเพิ่มประสิทธิภาพให้กับเอ็นจิ้นสถานที่และเส้นทางหลักทั้งหมด ตั้งแต่การจัดวาง
การปรับให้เหมาะสมเพื่อการเพิ่มประสิทธิภาพการสังเคราะห์แผนผังนาฬิกา (CTS) การเพิ่มประสิทธิภาพเส้นทาง และการวิเคราะห์เวลา ประโยชน์ของการปรับปรุงประสิทธิภาพเหล่านี้สามารถสังเกตได้จากการออกแบบ IC เกือบทั้งหมด โดยเฉพาะอย่างยิ่งในการออกแบบขนาดใหญ่ที่มีคุณสมบัติ multi-corner multi-mode (MCMM) ที่ซับซ้อน ในการออกแบบเหล่านี้ Aprisa ได้พิสูจน์แล้วว่าทำงานได้เร็วกว่ารุ่นก่อนถึง 2 เท่า
• ลดรอยเท้าหน่วยความจำได้ถึง 60%; โดยเฉลี่ยแล้ว Aprisa ใช้หน่วยความจำสูงสุดแบบ full-flow ลดลง 30 เปอร์เซ็นต์สำหรับการออกแบบขนาดใหญ่ และมากถึง 60 เปอร์เซ็นต์สำหรับการออกแบบที่ซับซ้อน เมื่อเทียบกับรุ่นก่อนหน้า ประสิทธิภาพที่มากขึ้นนี้ทำให้การออกแบบที่ใหญ่ขึ้นด้วย MCMM ที่ซับซ้อนสามารถทำงานบนเซิร์ฟเวอร์ที่มี RAM น้อยได้
• การเปิดใช้งานการออกแบบ 6nm/5nm/4nm ซีเมนส์ได้ร่วมมืออย่างใกล้ชิดกับโรงหล่อชั้นนำเพื่อเปิดใช้งาน Aprisa สำหรับโหนดขั้นสูง Aprisa ได้รับการรับรองอย่างสมบูรณ์สำหรับกระบวนการ 6nm และซีเมนส์ได้นำกฎการออกแบบที่จำเป็นทั้งหมดและคุณสมบัติสำหรับการเปิดใช้งานการออกแบบของโหนด 5nm และ 4nm การรับรองขั้นสุดท้ายร่วมกับพันธมิตรโรงหล่อชั้นนำของโลกกำลังอยู่ในระหว่างดำเนินการ
• การสนับสนุนเพิ่มเติมสำหรับโดเมนหลายกำลัง (MPD) ฟังก์ชันเพิ่มเติมช่วยเพิ่มความยืดหยุ่นและความสมบูรณ์ของการสนับสนุน MPD ซึ่งเป็นสิ่งสำคัญสำหรับการออกแบบที่ใช้พลังงานต่ำมาก