Astera Labs เปิดตัวแพลตฟอร์ม CXL™ 2.0 Memory Accelerator SoC ตัวแรกของอุตสาหกรรม

Update: พฤศจิกายน 24, 2021

[ad_1]

Astera Labs ผู้บุกเบิกโซลูชั่นการเชื่อมต่อระบบอัจฉริยะ ประกาศเปิดตัว Leo Memory Accelerator Platform สำหรับการเชื่อมต่อระหว่าง Compute Express Link (CXL) 1.1/2.0 ซึ่งช่วยให้สามารถแยกโปรเซสเซอร์ ตัวเร่งปริมาณงาน และอุปกรณ์ I/O อัจฉริยะได้อย่างมีประสิทธิภาพ การรวมหน่วยความจำและการขยาย Leo แก้ปัญหาคอขวดแบนด์วิดท์หน่วยความจำของโปรเซสเซอร์และข้อจำกัดด้านความจุ ในขณะที่มีการจัดการ Fleet Management ในตัวและฟังก์ชันการวินิจฉัยในเชิงลึกที่จำเป็นสำหรับองค์กรขนาดใหญ่และการปรับใช้เซิร์ฟเวอร์คลาวด์

Jitendra Mohan ซีอีโอของ Astera labs กล่าวว่า "CXL เป็นตัวทำลายศูนย์ข้อมูลที่มีระดับไฮเปอร์สเกลอย่างแท้จริง โดยให้ความสามารถในการขยายหน่วยความจำและการรวมเข้าด้วยกันเพื่อรองรับยุคใหม่ของโครงสร้างพื้นฐานการประมวลผลแบบรวมข้อมูลได้ที่มีข้อมูลเป็นศูนย์กลาง เราทำงานร่วมกับผู้จำหน่ายโปรเซสเซอร์ชั้นนำ OEM ของระบบ และลูกค้าคลาวด์เชิงกลยุทธ์ได้พัฒนาแพลตฟอร์ม Leo SoC ไปพร้อม ๆ กันเพื่อเปิดตัวโซลูชั่นการเชื่อมต่อหน่วยความจำยุคหน้า”

CXL เป็นมาตรฐานพื้นฐานและได้รับการพิสูจน์แล้วว่าเป็นปัจจัยสำคัญในการทำให้วิสัยทัศน์ AI บนคลาวด์เป็นจริง Astera Labs มีส่วนสนับสนุนที่น่าตื่นเต้นนี้อย่างน่าประทับใจ เทคโนโลยี และกำลังทำงานร่วมกับผู้นำในอุตสาหกรรมรายใหญ่เพื่อพัฒนาเทคโนโลยี CXL เพื่อเร่งการพัฒนาและปรับใช้ระบบนิเวศที่แข็งแกร่ง

Jim Pappas ผู้อำนวยการ Intel Technology Programs กล่าวว่า "การเปิดตัว CXL ได้วางรากฐานที่สำคัญสำหรับการจัดตั้งพื้นที่หน่วยความจำที่เป็นหนึ่งเดียวและสอดคล้องกันระหว่าง ซีพียู และคันเร่ง นวัตกรรมนี้จะเปลี่ยนวิธีสร้างสถาปัตยกรรมเซิร์ฟเวอร์ศูนย์ข้อมูลโดยสิ้นเชิงในอีกไม่กี่ปีข้างหน้า แพลตฟอร์มเร่งหน่วยความจำ Leo CXL ของ Astera Labs เป็นปัจจัยขับเคลื่อนที่สำคัญสำหรับระบบนิเวศของ Intel เพื่อให้ได้พื้นที่หน่วยความจำที่ใช้ร่วมกันระหว่างโฮสต์และอุปกรณ์เสริม”

ในฐานะที่เป็นโซลูชั่น CXL SoC แรกของอุตสาหกรรมที่ใช้โปรโตคอล CXL.memory (CXL.mem) แพลตฟอร์ม Leo CXL Memory Accelerator รองรับการเข้าถึง CPU และการจัดการ DRAM เพิ่มเติมของ CXL และหน่วยความจำถาวร เพื่อให้สามารถมีขนาดใหญ่และมีประสิทธิภาพโดยไม่ส่งผลกระทบ ประสิทธิภาพ ใช้ทรัพยากรหน่วยความจำแบบรวมศูนย์

Michael Hall ผู้อำนวยการด้านความเข้ากันได้ของลูกค้าของ AMD กล่าวว่า "AMD ตระหนักดีถึงคุณค่าอันยิ่งใหญ่ที่ CXL นำมาสู่การประมวลผลที่ต่างกัน และสามารถใช้การสลายตัวของทรัพยากรเพื่อตอบสนองความต้องการของอุตสาหกรรมในการเพิ่มความสามารถในการประมวลผลและเร่งการประมวลผลข้อมูล เช่นเดียวกับแพลตฟอร์ม Leo Memory Accelerator จาก Astera Labs Solutions เช่นนี้ มีความสำคัญอย่างยิ่งต่อการบรรลุ coupling ที่แน่นแฟ้นยิ่งขึ้นระหว่างโปรเซสเซอร์ AMD ตัวเร่งปฏิกิริยา และส่วนขยายหน่วยความจำ”

The Leo Platform ประกอบด้วย IC และฮาร์ดแวร์ เพิ่มแบนด์วิดท์หน่วยความจำโดยรวม 32 GT/s/Lane เพิ่มความจุสูงสุด 2TB ในขณะที่ยังคงความหน่วงแฝงต่ำเป็นพิเศษ และมอบฟังก์ชัน RAS ระดับเซิร์ฟเวอร์เพื่อให้การดำเนินงานระดับคลาวด์มีประสิทธิภาพและเชื่อถือได้

John DaCosta ผู้อำนวยการอาวุโสของ Arm's Strategic Segments กล่าวว่า "เพื่อที่จะส่งเสริมการเติบโตอย่างรวดเร็วของการประมวลผลแบบต่างๆ กัน เราจำเป็นต้องขจัดอุปสรรคบางประการออกไป เช่น การใช้งานข้ามธุรกิจ องค์กรขนาดใหญ่ การจัดเก็บข้อมูล และแอปพลิเคชันตัวเร่งความเร็วเพื่อขยาย หน่วยความจำและบรรลุการเชื่อมต่อโครงข่ายความเร็วสูง ค่าใช้จ่าย. Arm เชื่อว่า CXL เป็นแรงผลักดันที่สำคัญในด้านนี้ และแพลตฟอร์มใหม่ของ Astera Labs ช่วยใช้ประโยชน์จาก Arm-based® เทคโนโลยีเพื่อแก้ไขความต้องการเหล่านี้ของศูนย์ข้อมูลการประมวลผลบนคลาวด์และเอดจ์ “

Astera Labs ยังคงขับเคลื่อนคลื่นลูกต่อไปของนวัตกรรมศูนย์ข้อมูลขนาดใหญ่พิเศษด้วยความเชี่ยวชาญด้านการเชื่อมต่อ CXL ที่ไม่มีใครเทียบได้ และมุ่งเน้นไปที่การทำงานร่วมกันในระบบนิเวศที่ราบรื่น

Barry McAuliffe ประธานของ CXL Consortium กล่าวว่า "Astera Labs เป็นสมาชิกที่สำคัญของ CXL Consortium มาโดยตลอด และได้ให้ความเชี่ยวชาญในการตระหนักถึงความเชื่อมโยงของสถาปัตยกรรมคอมพิวเตอร์ที่ต่างกันออกไป เรามีความยินดีเป็นอย่างยิ่งที่ได้เห็น Astera Labs เปิดตัวการขยายและการรวมหน่วยความจำ CXL ครั้งแรก โซลูชั่นเพื่อรองรับระบบนิเวศ CXL ที่ขยายตัวอย่างรวดเร็ว”

จากความสำเร็จของ Aries CXL Smart Retimers แพลตฟอร์ม Leo CXL Memory Accelerator ได้ขยายชุดโซลูชันของ Astera Labs และปลดปล่อยศักยภาพที่แท้จริงของการเชื่อมต่อระหว่าง CXL กลุ่มผลิตภัณฑ์โซลูชันที่ก้าวล้ำของบริษัทตอนนี้มีชุดผลิตภัณฑ์ที่โดดเด่นจำนวนหนึ่ง ซึ่งสามารถสร้างการเชื่อมต่อสำหรับระบบที่เน้นข้อมูลเป็นศูนย์กลางที่ทันสมัย ​​โดยอิงจากสถาปัตยกรรมการคำนวณที่ซับซ้อนต่างกันและโทโพโลยีการสลายตัวที่ย่อยสลายได้