Cadence und Presto Engineering arbeiten zusammen an IC Verpackung
Der ASIC-Design- und ausgelagerte Betriebsanbieter Presto Engineering und Cadence Design Systems werden bei der Erweiterung zusammenarbeiten Halbleiter Verpackungsdesignlösungen.
Die Zusammenarbeit wird sich auf die Entwicklung von Hochleistungs-System-in-Package (SiP) für die Automobil- und Industrie-IoT-Märkte konzentrieren.
Presto übernimmt das Systemdesign- und Analyse-Portfolio von Cadence für fortschrittliche IC-Packaging, das den Allegro X Package Designer Plus, Clarity 3D Solver und Sigrity XtractIM umfasst Technologie und Celsius Thermal Solver auf exklusiver Basis, um IC-Gehäuselösungen für seine Automobil- und IoT-Kunden zu entwickeln.
Darüber hinaus plant Presto, Cadence Informationen zu Software-Features, -Funktionen und -Workflows bereitzustellen, die speziell auf die Endkunden- und Marktanforderungen von Cadence zugeschnitten sind.
„Wir freuen uns über die Zusammenarbeit mit Cadence“, sagte Cédric Mayor, Vice President Global Strategy and Corporate Development bei Presto. „Unsere Fähigkeit, den Verpackungsdesign- und Analyseworkflow von Cadence zu nutzen, wird uns helfen, unsere Designdienstleistungen für IC-Packaging-Kunden zu erweitern, die maßgeschneiderte Fähigkeiten und spezifische Anforderungen benötigen. Bei unseren bisherigen Bemühungen konnten wir aufgrund einer durch Cadence-Technologien ermöglichten Reduzierung der Design-Iterationen bereits eine um 50 Prozent schnellere Durchlaufzeit feststellen.“
„Entwicklung des heutigen Komplexes Halbleiter „Gehäuse wie heterogene SiPs mit 3D-Chipstacks und Hochgeschwindigkeits-Datenübertragungspakete erfordern ein hohes Maß an Zusammenarbeit zwischen IC-Designern und Gehäuseingenieuren“, fügte KT Moore, Vizepräsident für Produktmanagement in der Custom IC & PCB Group bei Cadence, hinzu . „Da keine zwei Verpackungsdesigns gleich sind, können wir durch die Zusammenarbeit mit Presto Einblicke in aktuelle Verpackungsdesigntrends sowie in die Zusammenarbeit des Designteams und die Produktivität der Arbeitsabläufe gewinnen.“
SiP- und 3D-Packages, insbesondere solche mit hohen Zuverlässigkeitsanforderungen, erfordern in der Regel mehrere Spins, um die Stückliste und Designtoleranzen zu optimieren sowie die volle Kontrolle über die Leistungsreproduzierbarkeit des Chips zu erreichen. Cadence-Lösungen, gepaart mit Fertigungswissen und Planung während des Konstruktionsprozesses, tragen dazu bei, Konstruktionsabweichungen zu reduzieren und die Markteinführungszeit zu beschleunigen.
Presto wird in der Lage sein, eine vollständige Palette von analytischen Qualifizierungsdiensten innerhalb einer einzigen Einrichtung bereitzustellen, die dazu beitragen wird, die Markteinführungszeit für seine Kunden weiter zu verkürzen. Mit der Erweiterung um das Cadence-Portfolio bietet Presto nun ein komplettes Set an Design- und Qualifizierungstools, um Kunden dabei zu unterstützen, den effizientesten Design-for-Manufacturing (DFM)-Prozess zu erreichen.