ケイデンスとプレストエンジニアリングが協力して IC 包装

ASIC 設計およびアウトソーシング運用プロバイダー、Presto Engineering、および Cadence Design Systems は、広範な分野で協力する予定です。 半導体 パッケージデザインソリューション。

この提携では、自動車および産業用 IoT 市場向けの高性能システムインパッケージ (SiP) の開発に焦点を当てます。

Presto は、Allegro X Package Designer Plus、Clarity 3D Solver、Sigrity XtractIM を含む、高度な IC パッケージング向けの Cadence システム設計および解析ポートフォリオを採用しています。 テクノロジー セルシウス サーマル ソルバーは、自動車および IoT の顧客向けに IC パッケージング ソリューションを設計するために独占的に業務を行っています。

さらにプレストは、ケイデンスのエンド顧客や市場のニーズに特化したソフトウェアの機能、機能、ワークフローに関する意見をケイデンスに提供する予定であると述べた。

「ケイデンスと協力できることをうれしく思います」とプレストのグローバル戦略および企業開発担当バイスプレジデントのセドリック・メイヤー氏は述べています。 「ケイデンスのパッケージング設計と分析ワークフローを活用できる当社の能力は、カスタマイズされた機能と特定の要件を必要とする IC パッケージングの顧客向けの設計サービスを拡大するのに役立ちます。 これまでの取り組みで、ケイデンスのテクノロジーによって設計の反復回数が減少したため、納期が 50% 短縮されたことがすでに確認されています。」

「今日のコンプレックスの発展」 半導体 3D チップ スタックを備えた異種 SiP や高速データ転送パッケージなどのパッケージには、IC 設計者とパッケージ エンジニア間の高度なコラボレーションが必要です」とケイデンスのカスタム IC & PCB グループ製品管理担当バイスプレジデントの KT ムーア氏は付け加えました。 。 「同じパッケージ デザインは XNUMX つとないため、Presto と協力することで、最先端のパッケージ デザイン トレンドだけでなく、デザイン チームのコラボレーションやワークフローの生産性についての洞察を得ることができます。」

SiP および 3D パッケージ、特に高信頼性要件を持つパッケージでは、部品表と設計公差を最適化し、チップのパフォーマンス再現性を完全に制御するために、複数回のスピンが必要になる傾向があります。 ケイデンスのソリューションは、製造知識と設計プロセス中の計画と組み合わせることで、設計の手間を減らし、市場投入までの時間を短縮するのに役立ちます。

Presto は、顧客の市場投入までの時間をさらに短縮するのに役立つ、分析適格性評価サービスの完全なスイートを XNUMX つの施設内で提供できるようになります。 Cadence ポートフォリオの追加は、Presto が顧客が最も効率的な製造設計 (DFM) プロセスを達成できるよう、設計および認定ツールのフルセットを提供することを意味します。