Konsortium erhält Zuschuss von Innovate UK zur Entwicklung von kryogenem CMOS IP

Update: 6. November 2021

Konsortium erhält Zuschuss von Innovate UK zur Entwicklung von kryogenem CMOS IP

Konsortium erhält Zuschuss von Innovate UK zur Entwicklung von kryogenem CMOS IP

Innovate UK hat einem siebenköpfigen Konsortium unter der Leitung von sureCore einen Zuschuss in Höhe von 6.5 Mio Halbleiter IP.

Es besteht die Hoffnung, dass diese Arbeit das Wachstum der Quantum Computing (QC)-Branche dramatisch beschleunigen wird, indem die Einschränkungen im Zusammenhang mit Verbindungen reduziert und eine effiziente Qubit-/Systemskalierung ermöglicht werden.

Die Architektur von Quantencomputern in Kombination mit speziellen Algorithmen hat die Kraft, die Recheneffizienz zu verändern, um Probleme in Disziplinen wie Grundlagenwissenschaften, Pharmazie, Finanzen, Logistik und KI anzugehen.

Die meisten Quantencomputerplattformen verwenden Qubits oder Komponenten, die bei kryogenen Temperaturen arbeiten, aber bei diesen Plattformen fehlt es an geeigneten Steuerschaltungen, die in der Lage sind, bei den kryogenen Temperaturen zu arbeiten, die für den Betrieb der Qubits erforderlich sind. Derzeit befindet sich die Steuerschaltung entfernt von den Qubits und ist durch teure und sperrige Kabel verbunden, um die von den Qubits benötigten Temperaturextreme zu vermeiden. Der für alle Qubits erforderliche Verkabelungsaufwand stellt eine grundlegende Barriere für die QC-Skalierung dar.

Eine naheliegende Lösung besteht darin, die Steuerelektronik zusammen mit den Qubits im Kryostaten zu platzieren, aber das bedeutet, dass beide bei extrem niedrigen Temperaturen gehalten werden müssen; in einigen Implementierungen bis in die Nähe des absoluten Nullpunkts. Der Platz im Kryostat ist jedoch nicht nur extrem begrenzt, was eine Miniaturisierung der Steuerschaltung erforderlich macht, sondern die modernen Halbleiter, aus denen diese Chips bestehen, sind nur für den Betrieb bis -40° C und bei diesen Temperaturen geeignet, die Betriebseigenschaften der Transistoren merklich ändern.

Das Ziel dieses Projekts ist es, diese Verhaltensänderung im Wesentlichen zu verstehen und zu modellieren und dann ein Portfolio von CryoCMOS-IP zu entwerfen, um die Erstellung kundenspezifischer Chips zu ermöglichen, die bei kryogenen Temperaturen mit den Qubits verbunden werden können und die Controller-Funktionalität unterstützen.

Viele Unternehmen, insbesondere kleinere und Start-up-Unternehmen mit Sitz hier im Vereinigten Königreich, würden enorm davon profitieren, wenn eine Suite von CryoCMOS-IP auf ähnliche Weise wie standardmäßig lizenziert werden könnte Halbleiter IP-Lizenzmodelle funktionieren.

Das Konsortium besteht aus dem gesamten Ökosystem von Unternehmen, um die Kernkompetenzen bereitzustellen, die für die schnelle Entwicklung dieses kryotoleranten IP erforderlich sind. Dies wäre dann unter Lizenz für Unternehmen verfügbar, um ihre eigenen Cryo-CMOS-Chiplösungen damit zu erstellen und ihnen einen Wettbewerbsvorteil in der Welt des Quantencomputings zu verschaffen.

Der erste Schritt besteht darin, die Funktionsweise von Transistoren bei diesen Temperaturen genau zu modellieren. Dies wird von SemiWise und der QC-Forschungsgruppe der Universität Glasgow durchgeführt.

Synopsys wird die generierten Daten verwenden, um seine TCAD-Tools zu verfeinern. Eine Kombination aus Messungen und Simulationsdaten wird von SemiWise verwendet, um das Gießerei-PDK für kryogene Temperaturen neu zu zentrieren und das kryogene Schaltungsdesign zu ermöglichen.

Da Speicher eine Schlüsselrolle in der Elektronik spielt, wird dieser Aspekt von sureCore übernommen, der das Projekt leitet und dessen Know-how bei der Reduzierung des Stromverbrauchs der Chips entscheidend sein wird, um sicherzustellen, dass die Abwärme so gering wie möglich gehalten wird, damit sie die Kammer.

Kammerexpertise wird von Oxford Instruments bereitgestellt, das kryogene Systeme herstellt.

Schließlich repräsentieren Universal Quantum und SEEQC die Bedürfnisse der Endbenutzer und bestimmen, welche IP-Blöcke das Projekt für die Cryo-CMOS-Chips erstellen muss. Testchips werden bei den Kryotemperaturen charakterisiert, um die Modelle und das IP weiter zu verfeinern und zu validieren.