Le consortium remporte la subvention Innovate UK pour développer une propriété intellectuelle CMOS cryogénique
Innovate UK a accordé une subvention de 6.5 millions de livres sterling à un consortium de sept membres dirigé par sureCore avec pour mission de développer conjointement la cryogénie avancée Semi-conducteurs IP
On espère que ce travail accélérera considérablement la croissance de l'industrie de l'informatique quantique (CQ) en réduisant les contraintes associées aux interconnexions et en permettant une mise à l'échelle efficace des qubits/systèmes.
L'architecture des ordinateurs quantiques combinée à des algorithmes spécialisés a le pouvoir de transformer l'efficacité informatique pour résoudre les problèmes dans des disciplines couvrant les sciences fondamentales, les produits pharmaceutiques, la finance, la logistique et l'IA.
La plupart des plates-formes informatiques quantiques utilisent des qubits ou des composants qui fonctionnent à des températures cryogéniques, mais ces plates-formes manquent de circuits de contrôle appropriés capables de fonctionner aux températures cryogéniques nécessaires pour gérer le fonctionnement des qubits. Actuellement, les circuits de contrôle sont situés à distance des qubits et connectés par un câblage coûteux et encombrant afin d'éviter les températures extrêmes nécessaires aux qubits. La quantité de câblage requise pour tous les qubits présente un obstacle fondamental à la mise à l'échelle du CQ.
Une solution évidente consiste à co-localiser l'électronique de commande avec les qubits dans le cryostat, mais cela signifie que les deux doivent être maintenus à des températures ultra-basses ; dans certaines implémentations jusqu'à près du zéro absolu. Cependant, non seulement l'espace dans le cryostat est extrêmement limité, ce qui nécessite la miniaturisation des circuits de commande, mais les semi-conducteurs modernes qui composent ces puces ne sont aptes à travailler que jusqu'à -40°C et à ces températures les caractéristiques de fonctionnement des transistors changer de façon marquée.
L'objectif de ce projet est essentiellement de comprendre et de modéliser ce changement de comportement, puis de concevoir un portefeuille d'IP CryoCMOS pour permettre la création de puces personnalisées pouvant s'interfacer avec les qubits à des températures cryogéniques et prendre en charge les fonctionnalités du contrôleur.
De nombreuses entreprises, en particulier les petites et les start-ups basées ici au Royaume-Uni, bénéficieraient énormément si une suite de CryoCMOS IP était disponible sous licence de la même manière que la version standard. semi-conducteur Les modèles de licences IP fonctionnent.
Le consortium se compose de l'écosystème complet d'entreprises pour fournir les compétences de base requises pour développer rapidement cette propriété intellectuelle cryo-tolérante. Celui-ci serait ensuite disponible sous licence pour que les entreprises créent leurs propres solutions de puces Cryo-CMOS en l'utilisant, leur donnant un avantage concurrentiel dans le monde de l'informatique quantique.
La première étape consiste à modéliser avec précision le fonctionnement des transistors à ces températures. Ceci est fait par SemiWise et le groupe de recherche QC à l'Université de Glasgow.
Synopsys utilisera les données générées pour affiner ses outils TCAD. Une combinaison de mesures et de données de simulation sera utilisée par SemiWise pour recentrer le PDK de fonderie pour les températures cryogéniques et pour permettre la conception du circuit cryogénique.
La mémoire jouant un rôle clé dans l'électronique, cet aspect est géré par sureCore, qui dirige le projet et dont l'expertise pour maintenir une faible consommation d'énergie de la puce sera vitale pour garantir que la chaleur perdue est réduite au minimum afin qu'elle ne chauffe pas le chambre.
L'expertise de la chambre est fournie par Oxford Instruments qui fabrique des systèmes cryogéniques.
Enfin, Universal Quantum et SEEQC représentent les besoins des utilisateurs finaux et détermineront les blocs IP que le projet devra créer pour les puces Cryo-CMOS. Les puces de test seront caractérisées aux températures cryogéniques pour affiner et valider davantage les modèles et l'IP.