Il consorzio vince la sovvenzione Innovate UK per lo sviluppo dell'IP CMOS criogenico

Aggiornamento: 6 novembre 2021

Il consorzio vince la sovvenzione Innovate UK per lo sviluppo dell'IP CMOS criogenico

Il consorzio vince la sovvenzione Innovate UK per lo sviluppo dell'IP CMOS criogenico

Innovate UK ha assegnato una sovvenzione di £ 6.5 milioni a un consorzio di sette membri guidato da sureCore con l'incarico di sviluppare congiuntamente sistemi criogenici avanzati Semiconduttore IP.

Si spera che questo lavoro acceleri drasticamente la crescita del settore del Quantum Computing (QC) riducendo i vincoli associati alle interconnessioni e consentendo un efficiente ridimensionamento di qubit/sistema.

L'architettura dei computer quantistici combinata con algoritmi specializzati ha il potere di trasformare l'efficienza informatica per affrontare problemi in discipline che abbracciano la scienza fondamentale, i prodotti farmaceutici, la finanza, la logistica e l'intelligenza artificiale.

La maggior parte delle piattaforme di calcolo quantistico utilizza qubit o componenti che operano a temperature criogeniche, ma con queste piattaforme mancano circuiti di controllo adeguati in grado di funzionare alle temperature criogeniche necessarie per gestire il funzionamento dei qubit. Attualmente la circuiteria di controllo è posizionata a distanza dai qubit e collegata tramite cavi costosi e ingombranti al fine di evitare le temperature estreme necessarie ai qubit. La quantità di cablaggio richiesta per tutti i qubit rappresenta una barriera fondamentale al ridimensionamento del controllo di qualità.

Una soluzione ovvia è quella di collocare l'elettronica di controllo con i qubit nel criostato, ma ciò significa che entrambi devono essere mantenuti a temperature ultra basse; in alcune implementazioni fino quasi allo zero assoluto. Tuttavia, non solo lo spazio nel criostato è estremamente limitato, rendendo necessaria la miniaturizzazione della circuiteria di controllo, ma i moderni semiconduttori che compongono questi chip sono qualificati solo per lavorare fino a -40° C e a quelle temperature le caratteristiche di funzionamento dei transistor cambiare notevolmente.

Lo scopo di questo progetto è essenzialmente comprendere e modellare questo cambiamento nel comportamento e quindi progettare un portafoglio di CryoCMOS IP per consentire la creazione di chip personalizzati in grado di interfacciarsi con i qubit a temperature criogeniche e supportare la funzionalità del controller.

Molte aziende, soprattutto quelle più piccole e start-up con sede qui nel Regno Unito, trarrebbero enormi benefici se una suite di CryoCMOS IP fosse disponibile per la licenza più o meno allo stesso modo di quella standard semiconduttore I modelli di licenza IP funzionano.

Il consorzio è costituito dall'ecosistema completo di aziende per fornire le competenze chiave necessarie per sviluppare rapidamente questo IP crio-tollerante. Questo sarebbe quindi disponibile su licenza per le aziende per creare le proprie soluzioni di chip Cryo-CMOS utilizzandolo, caricandole di un vantaggio competitivo nel mondo del Quantum Computing.

Il primo passo è modellare accuratamente il funzionamento dei transistor a queste temperature. Questo è stato fatto da SemiWise e dal gruppo di ricerca QC presso l'Università di Glasgow.

Synopsys utilizzerà i dati generati per perfezionare i suoi strumenti TCAD. SemiWise utilizzerà una combinazione di misurazioni e dati di simulazione per ricentrare il PDK di fonderia per le temperature criogeniche e per consentire la progettazione del circuito criogenico.

Poiché la memoria gioca un ruolo chiave nell'elettronica, questo aspetto è gestito da sureCore, che sta guidando il progetto e la cui esperienza nel mantenere basso il consumo energetico del chip sarà vitale per garantire che il calore disperso sia ridotto al minimo in modo da non riscaldare il Camera.

L'esperienza della camera è fornita da Oxford Instruments che produce sistemi criogenici.

Infine, Universal Quantum e SEEQC rappresentano le esigenze degli utenti finali e determineranno quali blocchi IP il progetto dovrà creare per i chip Cryo-CMOS. I chip di prova saranno caratterizzati alle temperature criogeniche per perfezionare e convalidare ulteriormente i modelli e l'IP.