Renesas investiert in RISC-V-MCUs mit wenigen Pins

Aktualisierung: 27. März 2024 Stichworte:ArchitekturecoelicltMikrocontrollerMikrocontroller

Renesas InHouse-Risc-V-Core-BlockDie im letzten November angekündigte Kernimplementierung kann verschiedene Standard-RISC-V-Optionen unterstützen, zu denen Renesas eigene Optionen hinzugefügt hat, darunter: ein Stack-Monitor-Register zum Schutz vor unerwünschter Software, eine dynamische Verzweigungsvorhersageeinheit zur Verbesserung des durchschnittlichen Ausführungsdurchsatzes und einen Kontext - Speichern der Registerbank, um die Interrupt-Reaktion zu beschleunigen.

Für Pakete mit geringer Pinzahl kann ein kompaktes Zwei-Draht-JTAG-Debugging implementiert werden, und für Benchmarking können Leistungsüberwachungsregister sowie eine Befehlsverfolgungseinheit hinzugefügt werden.

Die neuen Mikrocontroller mit der Bezeichnung R9A02G021-Gruppe sind in Gehäusen mit 16 bis 48 Pads erhältlich: 2 x 2 mm 16 Pad WLCSP und QFNs von 4 x 4 bis 7 x 7 mm mit 24, 32 oder 48 Pads – für jedes der vier gibt es eine Teilenummer Pakete.

Sie implementieren den RV32I-Befehlssatz und umfassen Zweidraht-JTAG und das Core-Local des Unternehmens
Interrupt-Controller (CLIC)

Die Taktung liegt bei bis zu 48 MHz und liefert 3.27 Coremark/MHz, und der Verbrauch beträgt 162 µA/MHz oder 300 nA im Standby mit 4 µs Wake. Der Betrieb liegt bei über 1.6 bis 5.5 V und -40 bis 125 °C.

Es gibt 128 KByte Befehls-Flash, 4 KByte Daten-Flash und 16 KByte RAM sowie einen 12-Bit-ADC, einen 8-Bit-DAC und serielle Kommunikation einschließlich UART, SPI und I2C.

Das „SAU“-Peripheriegerät des Unternehmens ist ebenfalls enthalten, um bis zu sechs vereinfachte SPI-Schnittstellen, bis zu drei weitere UARTs oder bis zu sechs vereinfachte I zu implementieren2C-Schnittstellen, abhängig von der Paketgröße.

Um potenzielle Anwender bekannterer Architekturen anzulocken, hat Renesas von Anfang an reichlich Unterstützung bereitgestellt, mit dem e2 Studio Eclipse-basierte IDE (integrierte Entwicklungsumgebung), die einen Code-Konfigurator und den LLVM-Compiler bereitstellt.

„Komplette Entwicklungsumgebungen sind auch von IAR mit seiner Embedded Workbench IDE und dem I-Jet-Debug-Probe sowie von Segger mit der Embedded Studio IDE, J-Link-Debug-Probes und Flasher-Produktionsprogrammierern erhältlich“, hieß es.

FPB-R9A02G021 ist das Hardware-Entwicklungsboard (Recht).

Zur Produkteinführung wurden nicht weniger als 18 Anwendungshinweise erstellt, die sich mit Zustandsumschaltung, Boot-Firmware und vielen Peripheriegeräten befassen.

Scrollen Sie auf der Produktseite von R9A02G021 nach unten, um die umfangreiche Liste mit Anwendungshinweisen zu finden.