Imperas Software Ltd ha anunciado una nueva colaboración tripartita con MIPS y Ashling para ayudar a los desarrolladores en todos los aspectos del desarrollo de software RISC-V para aplicaciones de procesadores avanzados. Basada en los modelos de referencia de Imperas para el multiprocesador MIPS eVocore P8700 RISC-V y las herramientas RiscFree SDK de Ashling, esta colaboración se expande más allá del nivel estándar de soporte del ecosistema para permitir a los desarrolladores en todas las fases de diseño, desde dispositivos previos al silicio hasta prototipos y usuarios finales.
Mientras los desarrolladores examinan todo el potencial de diseño de las nuevas soluciones informáticas flexibles RISC-V de MIPS, los desarrolladores de software deben emplear todos los recursos de hardware disponibles y las nuevas capacidades. Los segmentos de mercado de enfoque clave incluyen automoción, HPC y centro de datos, y comunicaciones y redes. Todos tienen una necesidad común de procesadores de alto rendimiento y la necesidad asociada de software de grado de aplicación.
Con esta colaboración, los modelos de referencia rápidos de Imperas ofrecen una vista de programador del hardware que ejecuta cargas de trabajo y sistemas operativos completos de clase de aplicación. Al mismo tiempo, las herramientas de Ashling brindan soporte a la cadena de herramientas, incluido un IDE, un compilador y un depurador de software. Durante el desarrollo del concepto SoC inicial, las plataformas virtuales ayudan con la exploración de la arquitectura multinúcleo. Los hitos clave del proyecto SoC son compatibles con la portabilidad del sistema operativo, el desarrollo de controladores y el desarrollo de software de grado de aplicaciones, a menudo muchos meses antes de que estén disponibles los prototipos de silicio. Además, para ayudar a acelerar la adopción e implementación de dispositivos finales, los kits de plataforma fija se pueden emplear como placas de desarrollo virtual para usuarios finales de nuevos dispositivos SoC.
Los modelos de referencia RISC-V están configurados como modelos de vista del programador del MIPS eVocore P8700 para plataformas virtuales y desarrollo de software. Las nuevas CPU MIPS eVocore, las primeras CPU MIPS basadas en la arquitectura del conjunto de instrucciones RISC-V, proporcionan una base flexible para la computación heterogénea de alto rendimiento. Habiendo sido empleado como un modelo de referencia dorado durante la verificación del núcleo del procesador, los modelos de referencia ahora están bien calificados como referencia confiable para el desarrollo de software.
RiscFree es el SDK de Ashling, que incluye un IDE, un compilador, bibliotecas y un depurador para el desarrollo de software y compatibilidad con la depuración (incluidas las sondas de hardware de depuración y rastreo). Desde su presentación, el SDK RiscFree de Ashling ha ido ganando cuota de mercado de forma constante en el mercado de herramientas integradas y es particularmente fuerte en el mercado RISC-V, donde destaca su facilidad de uso, amplia funcionalidad, arquitectura de plug-in y rastreo en tiempo real.
“El multiprocesador eVocore P8700 es nuestro primer núcleo IP basado en RISC-V”, dijo Itai Yarom, vicepresidente de ventas y marketing de MIPS. “Como ISA de estándar abierto, RISC-V proporciona una base para un nivel básico de compatibilidad entre tecnologías en el ecosistema. Junto con Imperas y Ashling, vamos más allá, permitiendo que los diseñadores de SoC y los desarrolladores de software aprovechen las funciones de microarquitectura avanzadas del P8700 utilizando los mejores modelos y herramientas de su clase”.
“Nos complace ofrecer a nuestros clientes soporte de depuración objetivo para los modelos de referencia dorados Imperas del multiprocesador MIPS eVocore P8700”, dijo Hugh O'Keeffe, director ejecutivo de Ashling. “Esta colaboración entre Ashling, MIPS e Imperas permite a los desarrolladores acelerar el desarrollo, las pruebas y la depuración de su software RISC-V, lo que en última instancia conduce a un tiempo de comercialización más rápido para los dispositivos específicos de dominio de próxima generación”.
“A menudo se ha dicho que el silicio sin software es solo arena”, dijo Simon Davidmann, director ejecutivo de Imperas Software Ltd. “La simulación ahora es esencial para el desarrollo de software para los principales procesadores multinúcleo con funciones avanzadas como MIPS eVocore P8700 RISC-V. multiprocesador. Los modelos de referencia de Imperas y las herramientas de Ashling brindan soporte a lo largo del ciclo de diseño, desde la exploración arquitectónica multinúcleo, la migración del sistema operativo, el desarrollo de controladores hasta los prototipos virtuales y FPK como placas de desarrollo virtual para usuarios finales”.