Acelerando o desenvolvimento de software de aplicativo RISC-V desde o conceito de SoC até a implantação

Atualização: 23 de março de 2023

A Imperas Software Ltd anunciou uma nova colaboração de três vias com MIPS e Ashling para dar suporte aos desenvolvedores em todos os aspectos do desenvolvimento de software RISC-V para aplicativos de processador avançado. Com base nos modelos de referência Imperas para o multiprocessador MIPS eVocore P8700 RISC-V e nas ferramentas RiscFree SDK da Ashling, essa colaboração se expande além do nível padrão de suporte ao ecossistema para permitir desenvolvedores em todas as fases de design, desde pré-silício até protótipos de dispositivos e usuários finais.

À medida que os desenvolvedores examinam todo o potencial de design das novas soluções de computação flexível RISC-V do MIPS, os desenvolvedores de software devem empregar todos os recursos de hardware disponíveis e novos recursos. Os principais segmentos de mercado de foco incluem automotivo, HPC e datacenter, e comunicações e redes. Todos têm uma necessidade comum de processadores de alto desempenho e a necessidade associada de software de nível de aplicativo.

Com essa colaboração, os rápidos modelos de referência do Imperas oferecem uma visão do programador do hardware que executa cargas de trabalho de classe de aplicativo e sistemas operacionais completos. Ao mesmo tempo, as ferramentas Ashling fornecem suporte à cadeia de ferramentas, incluindo um IDE, compilador e depurador de software. Durante o desenvolvimento inicial do conceito de SoC, as plataformas virtuais ajudam na exploração da arquitetura multicore. Os principais marcos do projeto SoC são suportados com portabilidade de sistema operacional, desenvolvimento de driver e desenvolvimento de software de nível de aplicativo, geralmente muitos meses antes que os protótipos de silício estejam disponíveis. Além disso, para ajudar a acelerar a adoção e implantação de dispositivos finais, os kits de plataforma fixa podem ser empregados como placas de desenvolvimento virtual para usuários finais de novos dispositivos SoC.

Os modelos de referência RISC-V são configurados como modelos de visão do programador do MIPS eVocore P8700 para plataformas virtuais e desenvolvimento de software. As novas CPUs MIPS eVocore – as primeiras CPUs MIPS baseadas na arquitetura de conjunto de instruções RISC-V, fornecem uma base flexível para computação heterogênea de alto desempenho. Tendo sido empregados como um modelo de referência de ouro durante a verificação do núcleo do processador, os modelos de referência agora são bem qualificados como referência confiável para o desenvolvimento de software.

RiscFree é o SDK de Ashling, incluindo um IDE, compilador, bibliotecas e depurador para desenvolvimento de software e suporte de depuração (incluindo sondas de hardware de depuração e rastreamento). Desde a sua introdução, o RiscFree SDK da Ashling vem construindo uma participação de mercado constante no mercado de ferramentas incorporadas e é particularmente forte no mercado RISC-V, onde sua facilidade de uso, ampla funcionalidade, arquitetura de plug-in e rastreamento em tempo real.

“O multiprocessador eVocore P8700 é nosso primeiro núcleo IP baseado em RISC-V”, disse Itai Yarom, vice-presidente de vendas e marketing da MIPS. “Como um ISA de padrão aberto, o RISC-V fornece uma base para um nível básico de compatibilidade entre as tecnologias do ecossistema. Juntamente com a Imperas e a Ashling, vamos além disso, permitindo que designers de SoC e desenvolvedores de software aproveitem os recursos avançados de microarquitetura do P8700 usando os melhores modelos e ferramentas da categoria.”

“Estamos entusiasmados em oferecer aos nossos clientes suporte de depuração de destino para os modelos de referência dourados Imperas do multiprocessador MIPS eVocore P8700”, disse Hugh O'Keeffe, CEO da Ashling. “Essa colaboração entre Ashling, MIPS e Imperas permite que os desenvolvedores acelerem o desenvolvimento, teste e depuração de software RISC-V, levando a um tempo de lançamento no mercado mais rápido para dispositivos específicos de domínio de próxima geração.”

“Costuma-se dizer que silício sem software é apenas areia”, disse Simon Davidmann, CEO da Imperas Software Ltd. “A simulação agora é essencial para o desenvolvimento de software para os principais processadores multicore com recursos avançados, como o MIPS eVocore P8700 RISC-V Multiprocessador. Os modelos de referência Imperas e as ferramentas Ashling fornecem suporte durante todo o ciclo de design, desde a exploração arquitetônica multicore, portabilidade do sistema operacional, desenvolvimento de driver até protótipos virtuais e FPKs como placas de desenvolvimento virtual para usuários finais”.