Imperas Software Ltd は、高度なプロセッサ アプリケーション向けの RISC-V ソフトウェア開発のあらゆる面で開発者をサポートするために、MIPS および Ashling との新しい 8700 者間コラボレーションを発表しました。 MIPS eVocore PXNUMX RISC-V マルチプロセッサおよび Ashling の RiscFree SDK ツールの Imperas 参照モデルに基づいて、このコラボレーションはエコシステム サポートの標準レベルを超えて拡張され、プレシリコンからプロトタイプ デバイス、エンド ユーザーまでのすべての設計段階で開発者を可能にします。
開発者が MIPS の新しい RISC-V フレキシブル コンピューティング ソリューションの完全な設計の可能性を検討する際、ソフトウェア開発者は利用可能なすべてのハードウェア リソースと新しい機能を採用する必要があります。 主な焦点市場セグメントには、自動車、HPC とデータセンター、通信とネットワーキングが含まれます。 これらすべてに、高性能プロセッサに対する共通の必要性と、それに関連するアプリケーション グレードのソフトウェアに対する必要性があります。
このコラボレーションにより、高速の Imperas 参照モデルは、完全なアプリケーション クラスのワークロードとオペレーティング システムを実行するハードウェアのプログラマーのビューを提供します。 同時に、Ashling ツールは、IDE、コンパイラ、ソフトウェア デバッガなどのツールチェーン サポートを提供します。 SoC コンセプトの初期開発中、仮想プラットフォームはマルチコア アーキテクチャの調査に役立ちます。 主要な SoC プロジェクトのマイルストーンは、OS の移植、ドライバー開発、およびアプリケーション グレードのソフトウェア開発によってサポートされます。多くの場合、シリコン プロトタイプが利用可能になる何ヶ月も前に行われます。 さらに、エンド デバイスの採用と展開を促進するために、固定プラットフォーム キットを新しい SoC デバイスのエンド ユーザー向けの仮想開発ボードとして使用することもできます。
RISC-V 参照モデルは、仮想プラットフォームおよびソフトウェア開発用の MIPS eVocore P8700 のプログラマー ビュー モデルとして構成されています。 新しい MIPS eVocore CPU (RISC-V 命令セット アーキテクチャに基づく最初の MIPS CPU) は、高性能ヘテロジニアス コンピューティングの柔軟な基盤を提供します。 プロセッサ コアの検証中にゴールデン リファレンス モデルとして採用されたリファレンス モデルは、ソフトウェア開発の信頼できるリファレンスとして十分に認定されています。
RiscFree は Ashling の SDK であり、ソフトウェア開発とデバッグ サポート (デバッグとトレース ハードウェア プローブを含む) 用の IDE、コンパイラ、ライブラリ、デバッガが含まれています。 導入以来、Ashling の RiscFree SDK は、組み込みツール市場で着実に市場シェアを拡大しており、特に RISC-V 市場で強力です。RISC-V 市場では、使いやすさ、幅広い機能、プラグイン アーキテクチャ、リアルタイム トレースが特長です。
「eVocore P8700 マルチプロセッサは、当社初の RISC-V ベースの IP コアです。 「RISC-V は、オープン スタンダードの ISA として、エコシステム内のテクノロジ間で基本レベルの互換性を確保するための基盤を提供します。 Imperas と Ashling と共に、SoC 設計者とソフトウェア開発者がクラス最高のモデルとツールを使用して P8700 の高度なマイクロアーキテクチャ機能を活用できるようにすることで、それを超えていきます。」
Ashling の CEO である Hugh O'Keeffe 氏は、次のように述べています。 「この Ashling、MIPS、Imperas のコラボレーションにより、開発者は RISC-V ソフトウェアの開発、テスト、およびデバッグを加速でき、最終的に次世代のドメイン固有デバイスの市場投入までの時間を短縮できます。」
Imperas Software Ltd の CEO である Simon Davidmann 氏は次のように述べています。マルチプロセッサ。 Imperas リファレンス モデルと Ashling ツールは、マルチコア アーキテクチャの調査、OS 移植、ドライバー開発から、エンド ユーザー向けの仮想開発ボードとしての仮想プロトタイプや FPK まで、設計サイクル全体をサポートします。」