Imperas Software Ltd הכריזה על שיתוף פעולה תלת כיווני חדש עם MIPS ו-Ashling כדי לתמוך במפתחים בכל ההיבטים של פיתוח תוכנה RISC-V עבור יישומי מעבד מתקדמים. בהתבסס על דגמי ההתייחסות של Imperas עבור MIPS eVocore P8700 RISC-V Multiprocessor וכלי RiscFree SDK של Ashling, שיתוף הפעולה הזה מתרחב מעבר לרמה הסטנדרטית של תמיכה במערכת אקולוגית כדי לאפשר למפתחים בכל שלבי התכנון מקדם סיליקון ועד התקני אב טיפוס ועד למשתמשי קצה.
בעוד מפתחים בוחנים את מלוא פוטנציאל העיצוב של פתרונות המחשוב הגמישים החדשים של MIPS RISC-V, מפתחי תוכנה חייבים להפעיל את כל משאבי החומרה הזמינים והיכולות החדשות. פלחי השוק הממוקדים העיקריים כוללים רכב, HPC ומרכז נתונים, ותקשורת ורשתות. לכולם יש צורך משותף למעבדים בעלי ביצועים גבוהים והצורך הנלווה בתוכנה בדרגת יישומים.
עם שיתוף הפעולה הזה, דגמי ההתייחסות המהירים של Imperas מציעים נקודת מבט של מתכנת על החומרה שמריצה עומסי עבודה ומערכות הפעלה מלאות ברמה של יישומים. במקביל, כלי Ashling מספקים את תמיכת שרשרת הכלים, לרבות IDE, מהדר וניפוי תוכנה. במהלך פיתוח קונספט SoC ראשוני, פלטפורמות וירטואליות מסייעות בחקירה ארכיטקטונית מרובה ליבות. אבני דרך מרכזיות של פרויקט SoC נתמכות בהעברת מערכת הפעלה, פיתוח מנהלי התקנים ופיתוח תוכנה בדרגת יישומים, לרוב חודשים רבים לפני שזמינים אבות טיפוס של סיליקון. בנוסף, כדי לסייע בהאצת האימוץ והפריסה של מכשירי קצה, ערכות פלטפורמה קבועות עשויות לשמש כלחות פיתוח וירטואליים עבור משתמשי קצה של התקני SoC חדשים.
דגמי ההתייחסות של RISC-V מוגדרים כמודלי תצוגת מתכנת של MIPS eVocore P8700 עבור פלטפורמות וירטואליות ופיתוח תוכנה. מעבדי MIPS eVocore החדשים - מעבדי MIPS הראשונים המבוססים על ארכיטקטורת ערכת ההוראות RISC-V, מספקים בסיס גמיש למחשוב הטרוגני בעל ביצועים גבוהים. לאחר שהועסקו כמודל ייחוס מוזהב במהלך האימות של ליבת המעבד, דגמי ההתייחסות מוסמכים כעת כעזרה מהימנה לפיתוח תוכנה.
RiscFree הוא ה-SDK של Ashling, כולל IDE, מהדר, ספריות וניפוי באגים לפיתוח תוכנה ותמיכה באגים (כולל איתור באגים ובדיקות חומרה). מאז הצגתה, ה-RiskFree SDK של Ashling בונה בהתמדה נתח שוק בשוק הכלים המשובצים והיא חזקה במיוחד בשוק ה-RISC-V, שבו קלות השימוש, הפונקציונליות הרחבה, ארכיטקטורת הפלאגין ומעקב בזמן אמת.
"המעבד eVocore P8700 הוא ליבת ה-IP הראשונה שלנו מבוססת RISC-V", אמר איתי ירום, סמנכ"ל מכירות ושיווק ב-MIPS. "כ-ISA תקן פתוח, RISC-V מספק בסיס לרמה בסיסית של תאימות בין טכנולוגיות במערכת האקולוגית. יחד עם Imperas ואשלינג, אנחנו הולכים מעבר לכך, ומאפשרים למעצבי SoC ולמפתחי תוכנה לנצל את התכונות המיקרו-ארכיטקטוניות המתקדמות של ה-P8700 תוך שימוש במודלים וכלים מהטובים מסוגם".
"אנו נרגשים להציע ללקוחותינו תמיכת יעד באגים עבור דגמי ההתייחסות המוזהבים של Imperas של ה-MIPS eVocore P8700 Multiprocessor", אמר יו אוקיף, מנכ"ל Ashling. "שיתוף הפעולה הזה בין Ashling, MIPS ו-Imperas מאפשר למפתחים להאיץ את הפיתוח, הבדיקות והניפוי של תוכנת RISC-V שלהם, מה שמוביל בסופו של דבר לזמן מהיר יותר לשוק עבור מכשירים ספציפיים לתחום מהדור הבא."
"לא פעם נאמר שסיליקון ללא תוכנה הוא רק חול", אמר סיימון דוידמן, מנכ"ל Imperas Software Ltd. "הסימולציה חיונית כעת לפיתוח תוכנה עבור המעבדים הרב-ליבות המובילים עם תכונות מתקדמות כגון MIPS eVocore P8700 RISC-V רב מעבד. דגמי הייחוס של Imperas וכלי Ashling מספקים תמיכה לאורך כל מחזור העיצוב, החל מחקירה ארכיטקטונית מרובה ליבות, העברת מערכת הפעלה, פיתוח דרייברים ועד לאבות טיפוס וירטואליים ו-FPKs כלוחות פיתוח וירטואליים עבור משתמשי קצה."