Ini disebut 'Integritas 3D-IC' dan dikatakan mendukung solusi IC 3D generasi ketiga perusahaan, memberikan daya, kinerja, dan area untuk masing-masing chiplet melalui kemampuan analisis waktu, daya, dan waktu statis terintegrasi.
“Cadence secara historis menawarkan solusi pengemasan IC 3D kepada pelanggan melalui lini produk digital, analog, dan implementasi paketnya,” kata General Manager Cadence, Chin-Chi Teng. “Dengan perkembangan terkini dalam pengemasan, kami melihat adanya kebutuhan untuk menyediakan platform terintegrasi yang lebih erat yang mengikat implementasi kami teknologi dengan perencanaan dan analisis tingkat sistem.”
Perencanaan sistem, elektrotermal, analisis waktu statis, dan aliran verifikasi fisik disatukan. Ini juga menggabungkan aliran eksplorasi 3D, mengambil netlist 2D untuk membuat beberapa skenario susun 3D berdasarkan input pengguna "secara otomatis memilih konfigurasi tumpukan 3D yang optimal", klaim perusahaan.
Co-design dimungkinkan dengan tim desain paket dan perusahaan outsourcing menggunakan kemasan Cadence Allegro dan lingkungan desain Virtuoso.