Nó được gọi là 'Integrity 3D-IC'và được cho là nền tảng cho giải pháp vi mạch 3D thế hệ thứ ba của công ty, cung cấp năng lượng, hiệu suất và diện tích cho các chiplet riêng lẻ thông qua khả năng phân tích thời gian tĩnh, điện và nhiệt tích hợp.
Tổng giám đốc Cadence Chin-Chi Teng cho biết: “Cadence trước đây đã cung cấp cho khách hàng các giải pháp đóng gói IC 3D thông qua các dòng sản phẩm triển khai gói, tương tự và kỹ thuật số của mình. “Với những phát triển gần đây về bao bì, chúng tôi nhận thấy cần phải cung cấp một nền tảng tích hợp chặt chẽ hơn để gắn kết việc triển khai của chúng tôi. công nghệ với việc lập kế hoạch và phân tích ở cấp độ hệ thống.”
Lập kế hoạch hệ thống, điện nhiệt, phân tích thời gian tĩnh và các luồng xác minh vật lý được kết hợp với nhau. Nó cũng kết hợp các luồng khám phá 3D, lấy danh sách mạng 2D để tạo nhiều kịch bản xếp chồng 3D dựa trên đầu vào của người dùng “tự động chọn cấu hình xếp chồng 3D tối ưu”, công ty tuyên bố.
Có thể đồng thiết kế với các nhóm thiết kế bao bì và các công ty có nguồn ngoài sử dụng bao bì Cadence Allegro và môi trường thiết kế Virtuoso.