Het heet 'Integriteit 3D-IC' en wordt gezegd dat het de derde generatie 3D IC-oplossing van het bedrijf ondersteunt, die kracht, prestaties en ruimte biedt voor individuele chiplets door middel van geïntegreerde thermische, stroom- en statische timinganalysemogelijkheden.
“Cadence heeft klanten van oudsher 3D IC-verpakkingsoplossingen aangeboden via haar digitale, analoge en pakketimplementatieproductlijnen”, aldus Cadence algemeen directeur Chin-Chi Teng. “Met de recente ontwikkelingen op het gebied van verpakkingen zagen we de noodzaak om een nauwer geïntegreerd platform te bieden dat onze implementatie verbindt technologie met planning en analyse op systeemniveau.”
Systeemplanning, elektrothermische, statische timinganalyse en fysieke verificatiestromen worden samengebracht. Het bevat ook 3D-verkenningsstromen, waarbij 2D-netlijsten worden gebruikt om meerdere 3D-stapelscenario's te creëren op basis van gebruikersinvoer "automatisch de optimale gestapelde 3D-configuratie selecteren", aldus het bedrijf.
Co-design is mogelijk met pakketontwerpteams en uitbestede bedrijven die Cadence Allegro-verpakkingen en de Virtuoso-ontwerpomgeving gebruiken.