Agile Analog は、電源管理、PVT センシング、スリープ管理など、最初の一連のアナログ サブシステムをリリースしました。 これらの革新的なデジタル ラップ サブシステムは、複数のアナログ IP を任意の ASIC に統合するために必要な労力を大幅に削減します。IP を直接デジタル デザイン フローにドロップし、AMBA APB などの標準ペリフェラル バスを介して接続できるようにします。 サブシステムは、エンジニアが期待できる標準インターフェイスを備えたデジタル IP の通常のブロックのように見えるため、理解しやすく扱いやすいものになっています。 したがって、市場投入までの時間、コスト、およびリスクが大幅に削減されます。 同社は当初、電源管理用の agilePMU、agilePVT – PVT の XNUMX つのサブシステムを導入しました。 センサー、睡眠管理用のagileSMU。
Agile Analog の製品マーケティング担当ディレクターである Chris Morrison 氏は、次のように述べています。 お客様は常に、市場投入までの時間、コスト、およびリスクを削減する方法を探しています。当社の新しいデジタル ラップ サブシステムはまさにそれを実現します。 重要なことに、顧客はアナログとデジタルの間の複雑な混合信号の境界に対処する必要がなくなり、設計の労力とアナログ IP の複雑な配列の統合に伴うリスクが大幅に減少します。」
サブシステム内の IP ブロックはすべて、同社の既存のカスタマイズ可能なアナログ IP ポートフォリオからのものです。 これにより、サブシステム内の各ブロックは、全体的なデジタル ラッパー内に収まりながら、顧客の正確なニーズに合わせてカスタマイズできます。 すべての IP と同様に、デジタル ラップされたサブシステムはプロセスやファウンドリにとらわれず、各設計は顧客の正確な PDK に合わせて最適化されています。 サブシステム内に IP を統合すると、重複するアナログ機能が削除され、デザイン ルール チェックの必要性が減少し、相互接続が最適化されるため、顧客のデザインがさらに改善されます。 これらは、ノイズ耐性の向上、消費電力の削減、面積の縮小につながります。
顧客にとってのもう XNUMX つの主な利点は、アナログからデジタルへの混合信号の境界に必要なすべての検証が会社によって実行されることです。 これにより、顧客の設計と検証にかかる時間が大幅に短縮され、設計プロセスのリスクが軽減され、混合信号設計ツールのライセンス コストが削減され、統合が合理化されます。 お客様はアナログ機能を追加して製品の差別化を実現できるようになりました。専門のアナログおよびミックスドシグナル エンジニアや、関連する高価なツールチェーンは必要ありません。
サブシステムには、顧客の既存のデジタル検証フローに簡単に統合するための System Verilog モデルを含む、サポート用資料の完全なセットが提供されます。