Agile Analog는 전력 관리, PVT 감지 및 절전 관리를 포함하는 최초의 아날로그 하위 시스템 범위를 출시했습니다. 이러한 혁신적이고 디지털 방식으로 래핑된 하위 시스템은 IP를 디지털 설계 흐름에 바로 드롭하고 AMBA APB와 같은 표준 주변 장치 버스를 통해 연결할 수 있도록 하여 여러 아날로그 IP를 모든 ASIC에 통합하는 데 필요한 노력을 크게 줄입니다. 하위 시스템은 엔지니어가 기대할 수 있는 표준 인터페이스가 있는 일반적인 디지털 IP 블록처럼 나타나므로 이해하고 처리하기가 쉽습니다. 따라서 출시 시간, 비용 및 위험이 크게 줄어듭니다. 처음에 이 회사는 전원 관리를 위한 agilePMU, agilePVT – PVT의 세 가지 하위 시스템을 도입했습니다. 감지기, 수면 관리를 위한 agileSMU.
Agile Analog의 제품 마케팅 이사인 Chris Morrison은 다음과 같이 말했습니다. “처음 세 개의 하위 시스템을 발표하게 되어 기쁩니다. 고객은 항상 시장 출시 시간, 비용 및 위험을 줄이는 방법을 찾고 있으며 디지털 방식으로 포장된 새로운 하위 시스템이 바로 그 역할을 합니다. 결정적으로 고객은 더 이상 아날로그와 디지털 사이의 복잡한 혼합 신호 경계를 처리할 필요가 없으므로 복잡한 아날로그 IP 어레이 통합과 관련된 위험과 설계 노력이 크게 줄어듭니다.”
서브시스템 내의 IP 블록은 모두 회사의 기존 맞춤형 아날로그 IP 포트폴리오에서 가져온 것입니다. 이를 통해 하위 시스템 내의 각 블록을 전체 디지털 래퍼 내에 있는 동안 고객의 정확한 요구 사항에 맞게 사용자 정의할 수 있습니다. 모든 IP와 마찬가지로 디지털 방식으로 래핑된 하위 시스템은 프로세스 및 파운드리에 구애받지 않으며 각 디자인은 고객의 정확한 PDK에 최적화되어 있습니다. 하위 시스템 내에서 IP를 통합하면 중복 아날로그 기능을 제거하고 설계 규칙 검사 요구를 줄이고 상호 연결을 최적화하여 고객의 설계를 추가로 개선합니다. 이로 인해 노이즈 내성이 향상되고 전력 소비가 감소하며 면적이 작아집니다.
고객에게 제공되는 또 다른 주요 이점은 아날로그 대 디지털, 혼합 신호, 경계의 모든 검증 필수 사항이 회사에서 수행된다는 것입니다. 이를 통해 고객 설계 및 검증 시간이 크게 단축되고 설계 프로세스의 위험이 제거되며 혼합 신호 설계 도구 라이선스 비용이 절감되고 통합이 간소화됩니다. 이제 고객은 전문 아날로그 및 혼합 신호 엔지니어와 관련 비용이 많이 드는 도구 체인 없이 아날로그 기능을 추가하여 제품 차별화를 제공할 수 있습니다.
하위 시스템에는 고객의 기존 디지털 검증 흐름에 직접 통합하기 위한 System Verilog 모델을 포함하여 전체 지원 자료 세트가 제공됩니다.